JP2003274651A - スイッチング電源装置用の制御回路及びこれを用いたスイッチング電源装置 - Google Patents
スイッチング電源装置用の制御回路及びこれを用いたスイッチング電源装置Info
- Publication number
- JP2003274651A JP2003274651A JP2002071199A JP2002071199A JP2003274651A JP 2003274651 A JP2003274651 A JP 2003274651A JP 2002071199 A JP2002071199 A JP 2002071199A JP 2002071199 A JP2002071199 A JP 2002071199A JP 2003274651 A JP2003274651 A JP 2003274651A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- power supply
- switching power
- reactor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 出力電圧のリップルが抑制された並列運転方
式によるスイッチング電源装置を提供する。 【解決手段】 並列接続されたスイッチング回路部１
０，２０と、スイッチング回路部１０，２０にそれぞれ
対応する並列接続された出力リアクトル３１，３２と、
スイッチング回路部１０，２０の動作を制御する制御回
路４０とを備え、制御回路４０が、出力リアクトル３
１，３２に流れる各リアクトル電流ＩＬ１，Ｉ Ｌ２とリ
アクトル電流の平均値との差をそれぞれ算出する手段
と、算出された差及び出力電圧Ｖｏに基づいて、スイッ
チング回路部１０，２０にそれぞれ対応する制御電圧Ｖ
ｏ１，Ｖｏ２を生成する手段と、制御電圧Ｖｏ１，Ｖｏ
２と基準電圧Ｖｒｅｆとを比較するコンパレータ４８，
４９と、クロック信号ＣＬＫに応答してコンパレータ４
８，４９の出力をラッチするラッチ回路５１，５２とを
備える。
式によるスイッチング電源装置を提供する。 【解決手段】 並列接続されたスイッチング回路部１
０，２０と、スイッチング回路部１０，２０にそれぞれ
対応する並列接続された出力リアクトル３１，３２と、
スイッチング回路部１０，２０の動作を制御する制御回
路４０とを備え、制御回路４０が、出力リアクトル３
１，３２に流れる各リアクトル電流ＩＬ１，Ｉ Ｌ２とリ
アクトル電流の平均値との差をそれぞれ算出する手段
と、算出された差及び出力電圧Ｖｏに基づいて、スイッ
チング回路部１０，２０にそれぞれ対応する制御電圧Ｖ
ｏ１，Ｖｏ２を生成する手段と、制御電圧Ｖｏ１，Ｖｏ
２と基準電圧Ｖｒｅｆとを比較するコンパレータ４８，
４９と、クロック信号ＣＬＫに応答してコンパレータ４
８，４９の出力をラッチするラッチ回路５１，５２とを
備える。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング電源
装置用の制御回路及びこれを用いたスイッチング電源装
置に関し、さらに詳細には、並列運転を行うスイッチン
グ電源装置をデジタル制御する制御回路及びこれを用い
たスイッチング電源装置に関する。
装置用の制御回路及びこれを用いたスイッチング電源装
置に関し、さらに詳細には、並列運転を行うスイッチン
グ電源装置をデジタル制御する制御回路及びこれを用い
たスイッチング電源装置に関する。
【０００２】
【従来の技術】従来より、スイッチング電源装置は、コ
ンピュータ、家電製品、自動車等、様々な製品において
用いられている。代表的なスイッチング電源装置は、ス
イッチング回路を用いて直流入力を一旦交流に変換し、
出力回路を用いて再びこれを直流に変換する装置（ＤＣ
／ＤＣコンバータ）であり、これによって入力電圧とは
異なる電圧を持った直流出力を得ることができる。
ンピュータ、家電製品、自動車等、様々な製品において
用いられている。代表的なスイッチング電源装置は、ス
イッチング回路を用いて直流入力を一旦交流に変換し、
出力回路を用いて再びこれを直流に変換する装置（ＤＣ
／ＤＣコンバータ）であり、これによって入力電圧とは
異なる電圧を持った直流出力を得ることができる。
【０００３】このようなスイッチング電源装置において
は、制御回路によって出力電圧が検出され、これに基づ
いてスイッチング回路によるスイッチング動作が制御さ
れる。これにより、スイッチング電源装置が駆動すべき
負荷には安定した動作電圧が供給されることになる。
は、制御回路によって出力電圧が検出され、これに基づ
いてスイッチング回路によるスイッチング動作が制御さ
れる。これにより、スイッチング電源装置が駆動すべき
負荷には安定した動作電圧が供給されることになる。
【０００４】
【発明が解決しようとする課題】従来より、負荷に対し
てより多くの電力を安定的に供給する方法として、複数
のスイッチング電源装置を並列接続する、いわゆる並列
運転方式が知られている。並列運転方式を用いた場合、
並列接続したスイッチング電源装置の数に比例した出力
電流を負荷に供給することができるため、ＣＰＵ（中央
処理装置）やＤＳＰ（デジタル・シグナル・プロセッ
サ）等、特に低電圧・大電流が要求される負荷の駆動に
適している。
てより多くの電力を安定的に供給する方法として、複数
のスイッチング電源装置を並列接続する、いわゆる並列
運転方式が知られている。並列運転方式を用いた場合、
並列接続したスイッチング電源装置の数に比例した出力
電流を負荷に供給することができるため、ＣＰＵ（中央
処理装置）やＤＳＰ（デジタル・シグナル・プロセッ
サ）等、特に低電圧・大電流が要求される負荷の駆動に
適している。
【０００５】一方、近年においては、回路規模の縮小等
を目的として、スイッチング電源装置に用いる制御回路
の一部若しくは全部をデジタル化する試みが数多くなさ
れている。
を目的として、スイッチング電源装置に用いる制御回路
の一部若しくは全部をデジタル化する試みが数多くなさ
れている。
【０００６】しかしながら、本発明者らの研究によれ
ば、並列運転方式によるスイッチング電源装置をデジタ
ル制御した場合、出力電圧にリップルが発生しやすいこ
とが判明した。つまり、スイッチング電源装置を単独で
用いた場合には、制御回路の動作周波数を高めることに
よって出力電圧のリップルを十分に抑制することが可能
であるものの、並列運転方式によるスイッチング電源装
置においては、制御回路の動作周波数を高めてもリップ
ルが十分に低減されないことが判明した。
ば、並列運転方式によるスイッチング電源装置をデジタ
ル制御した場合、出力電圧にリップルが発生しやすいこ
とが判明した。つまり、スイッチング電源装置を単独で
用いた場合には、制御回路の動作周波数を高めることに
よって出力電圧のリップルを十分に抑制することが可能
であるものの、並列運転方式によるスイッチング電源装
置においては、制御回路の動作周波数を高めてもリップ
ルが十分に低減されないことが判明した。
【０００７】したがって、本発明の目的は、並列運転方
式によるスイッチング電源装置をデジタル制御する制御
回路であって、出力電圧のリップルを抑制することが可
能な制御回路を提供することである。
式によるスイッチング電源装置をデジタル制御する制御
回路であって、出力電圧のリップルを抑制することが可
能な制御回路を提供することである。
【０００８】また、本発明の他の目的は、出力電圧のリ
ップルが抑制された並列運転方式によるスイッチング電
源装置を提供することである。
ップルが抑制された並列運転方式によるスイッチング電
源装置を提供することである。
【０００９】
【課題を解決するための手段】本発明のかかる目的は、
複数のスイッチング回路部及びこれら複数のスイッチン
グ回路部にそれぞれ対応する複数の出力リアクトルが並
列接続されたスイッチング電源装置を制御する制御回路
であって、前記スイッチング電源装置の出力電圧を安定
化させる電圧制御ループと、前記複数の出力リアクトル
に流れる各リアクトル電流を均等化する電流制御ループ
とを備え、前記電圧制御ループと前記電流制御ループと
が非干渉化された制御回路によって達成される。
複数のスイッチング回路部及びこれら複数のスイッチン
グ回路部にそれぞれ対応する複数の出力リアクトルが並
列接続されたスイッチング電源装置を制御する制御回路
であって、前記スイッチング電源装置の出力電圧を安定
化させる電圧制御ループと、前記複数の出力リアクトル
に流れる各リアクトル電流を均等化する電流制御ループ
とを備え、前記電圧制御ループと前記電流制御ループと
が非干渉化された制御回路によって達成される。
【００１０】本発明の好ましい実施態様においては、前
記電流制御ループは、前記複数の出力リアクトルに流れ
る各リアクトル電流と前記複数の出力リアクトルに流れ
るリアクトル電流の平均値との差に基づいて、前記電圧
制御ループに対して補正を与える。
記電流制御ループは、前記複数の出力リアクトルに流れ
る各リアクトル電流と前記複数の出力リアクトルに流れ
るリアクトル電流の平均値との差に基づいて、前記電圧
制御ループに対して補正を与える。
【００１１】本発明のさらに好ましい実施態様において
は、前記電流制御ループは、前記複数の出力リアクトル
のうち所定の出力リアクトルに流れるリアクトル電流が
前記平均値よりも小さい場合には前記複数のスイッチン
グ回路部のうち前記所定の出力リアクトルに対応するス
イッチング回路部による電力伝送が増大するように前記
電圧制御ループに対して補正を与え、前記所定の出力リ
アクトルに流れるリアクトル電流が前記平均値よりも大
きい場合には前記所定の出力リアクトルに対応するスイ
ッチング回路部による電力伝送が減少するように前記電
圧制御ループに対して補正を与える。
は、前記電流制御ループは、前記複数の出力リアクトル
のうち所定の出力リアクトルに流れるリアクトル電流が
前記平均値よりも小さい場合には前記複数のスイッチン
グ回路部のうち前記所定の出力リアクトルに対応するス
イッチング回路部による電力伝送が増大するように前記
電圧制御ループに対して補正を与え、前記所定の出力リ
アクトルに流れるリアクトル電流が前記平均値よりも大
きい場合には前記所定の出力リアクトルに対応するスイ
ッチング回路部による電力伝送が減少するように前記電
圧制御ループに対して補正を与える。
【００１２】本発明のさらに好ましい実施態様において
は、前記電流制御ループの応答性が、前記電圧制御ルー
プの応答性よりも低い。
は、前記電流制御ループの応答性が、前記電圧制御ルー
プの応答性よりも低い。
【００１３】本発明の前記目的はまた、複数のスイッチ
ング回路部及びこれら複数のスイッチング回路部にそれ
ぞれ対応する複数の出力リアクトルが並列接続されたス
イッチング電源装置を制御する制御回路であって、前記
複数の出力リアクトルに流れる各リアクトル電流と前記
複数の出力リアクトルに流れるリアクトル電流の平均値
との差をそれぞれ算出する手段と、前記算出された差及
び前記スイッチング電源装置の出力電圧に基づいて、前
記複数のスイッチング回路部にそれぞれ対応する制御電
圧を生成する手段と、前記制御電圧と基準電圧とを比較
する複数のコンパレータと、クロック信号に応答して前
記コンパレータの出力をラッチする複数のラッチ回路と
を備える制御回路によって達成される。
ング回路部及びこれら複数のスイッチング回路部にそれ
ぞれ対応する複数の出力リアクトルが並列接続されたス
イッチング電源装置を制御する制御回路であって、前記
複数の出力リアクトルに流れる各リアクトル電流と前記
複数の出力リアクトルに流れるリアクトル電流の平均値
との差をそれぞれ算出する手段と、前記算出された差及
び前記スイッチング電源装置の出力電圧に基づいて、前
記複数のスイッチング回路部にそれぞれ対応する制御電
圧を生成する手段と、前記制御電圧と基準電圧とを比較
する複数のコンパレータと、クロック信号に応答して前
記コンパレータの出力をラッチする複数のラッチ回路と
を備える制御回路によって達成される。
【００１４】本発明の好ましい実施態様においては、前
記算出する手段には、応答性を低下させるローパスフィ
ルタが設けられている。
記算出する手段には、応答性を低下させるローパスフィ
ルタが設けられている。
【００１５】本発明のさらに好ましい実施態様において
は、前記ローパスフィルタは、前記クロック信号の周波
数を遮断する特性を有している。
は、前記ローパスフィルタは、前記クロック信号の周波
数を遮断する特性を有している。
【００１６】本発明の前記目的はまた、並列接続された
複数のスイッチング回路部と、前記複数のスイッチング
回路部にそれぞれ対応する並列接続された複数の出力リ
アクトルと、前記複数のスイッチング回路部の動作を制
御する制御回路とを備えるスイッチング電源装置であっ
て、前記制御回路が、前記スイッチング電源装置の出力
電圧を安定化させる電圧制御ループと、前記複数の出力
リアクトルに流れる各リアクトル電流を均等化する電流
制御ループとを備え、前記電圧制御ループと前記電流制
御ループとが非干渉化されたスイッチング電源装置によ
って達成される。
複数のスイッチング回路部と、前記複数のスイッチング
回路部にそれぞれ対応する並列接続された複数の出力リ
アクトルと、前記複数のスイッチング回路部の動作を制
御する制御回路とを備えるスイッチング電源装置であっ
て、前記制御回路が、前記スイッチング電源装置の出力
電圧を安定化させる電圧制御ループと、前記複数の出力
リアクトルに流れる各リアクトル電流を均等化する電流
制御ループとを備え、前記電圧制御ループと前記電流制
御ループとが非干渉化されたスイッチング電源装置によ
って達成される。
【００１７】本発明の前記目的はまた、並列接続された
複数のスイッチング回路部と、前記複数のスイッチング
回路部にそれぞれ対応する並列接続された複数の出力リ
アクトルと、前記複数のスイッチング回路部の動作を制
御する制御回路とを備えるスイッチング電源装置であっ
て、前記制御回路が、前記複数の出力リアクトルに流れ
る各リアクトル電流と前記複数の出力リアクトルに流れ
るリアクトル電流の平均値との差をそれぞれ算出する手
段と、前記算出された差及び前記スイッチング電源装置
の出力電圧に基づいて、前記複数のスイッチング回路部
にそれぞれ対応する制御電圧を生成する手段と、前記制
御電圧と基準電圧とを比較する複数のコンパレータと、
クロック信号に応答して前記コンパレータの出力をラッ
チする複数のラッチ回路とを備えていることを特徴とす
るスイッチング電源装置によって達成される。
複数のスイッチング回路部と、前記複数のスイッチング
回路部にそれぞれ対応する並列接続された複数の出力リ
アクトルと、前記複数のスイッチング回路部の動作を制
御する制御回路とを備えるスイッチング電源装置であっ
て、前記制御回路が、前記複数の出力リアクトルに流れ
る各リアクトル電流と前記複数の出力リアクトルに流れ
るリアクトル電流の平均値との差をそれぞれ算出する手
段と、前記算出された差及び前記スイッチング電源装置
の出力電圧に基づいて、前記複数のスイッチング回路部
にそれぞれ対応する制御電圧を生成する手段と、前記制
御電圧と基準電圧とを比較する複数のコンパレータと、
クロック信号に応答して前記コンパレータの出力をラッ
チする複数のラッチ回路とを備えていることを特徴とす
るスイッチング電源装置によって達成される。
【００１８】本発明の好ましい実施態様においては、前
記算出する手段には応答性を低下させるローパスフィル
タが設けられており、前記ローパスフィルタは前記クロ
ック信号の周波数を遮断する特性を有している。
記算出する手段には応答性を低下させるローパスフィル
タが設けられており、前記ローパスフィルタは前記クロ
ック信号の周波数を遮断する特性を有している。
【００１９】本発明によれば、各出力リアクトルに流れ
るリアクトル電流が均等化されることから、並列運転方
式によるスイッチング電源装置のリップルを抑制するこ
とが可能となる。
るリアクトル電流が均等化されることから、並列運転方
式によるスイッチング電源装置のリップルを抑制するこ
とが可能となる。
【００２０】
【発明の実施の形態】以下、添付図面を参照しながら、
本発明の好ましい実施態様について詳細に説明する。
本発明の好ましい実施態様について詳細に説明する。
【００２１】図１は、本発明の好ましい実施態様にかか
るスイッチング電源装置の回路図である。
るスイッチング電源装置の回路図である。
【００２２】図１に示すように、本実施態様にかかるス
イッチング電源装置は、入力電源端子１に供給される入
力電圧Ｖｉｎを降圧して出力電圧Ｖｏを生成し、これを
出力電源端子２に供給する装置であり、入力コンデンサ
３と、スイッチング回路部１０、２０と、出力回路部３
０と、制御回路４０とを備えて構成される。すなわち、
本実施態様にかかるスイッチング電源装置は、並列運転
方式によるスイッチング電源装置であり、出力電源端子
２には、ＣＰＵ等、大電流を必要とする直流負荷４が接
続される。
イッチング電源装置は、入力電源端子１に供給される入
力電圧Ｖｉｎを降圧して出力電圧Ｖｏを生成し、これを
出力電源端子２に供給する装置であり、入力コンデンサ
３と、スイッチング回路部１０、２０と、出力回路部３
０と、制御回路４０とを備えて構成される。すなわち、
本実施態様にかかるスイッチング電源装置は、並列運転
方式によるスイッチング電源装置であり、出力電源端子
２には、ＣＰＵ等、大電流を必要とする直流負荷４が接
続される。
【００２３】スイッチング回路部１０はスイッチ素子１
１及び１２を備え、スイッチング回路部２０はスイッチ
素子２１及び２２を備えている。スイッチ素子１１及び
２１は、いずれも入力コンデンサ３と出力回路部３０と
の間に直列に接続されており、スイッチ素子１２はスイ
ッチ素子１１と出力回路部３０の接続点とグランドとの
間に接続され、スイッチ素子２２はスイッチ素子２１と
出力回路部３０の接続点とグランドとの間に接続されて
いる。これらスイッチ素子１１及び１２は、制御回路４
０による制御のもと所定のデッドタイムを介して交互に
オン状態とされ、同様に、スイッチ素子２１及び２２
は、制御回路４０による制御のもと所定のデッドタイム
を介して交互にオン状態とされる。
１及び１２を備え、スイッチング回路部２０はスイッチ
素子２１及び２２を備えている。スイッチ素子１１及び
２１は、いずれも入力コンデンサ３と出力回路部３０と
の間に直列に接続されており、スイッチ素子１２はスイ
ッチ素子１１と出力回路部３０の接続点とグランドとの
間に接続され、スイッチ素子２２はスイッチ素子２１と
出力回路部３０の接続点とグランドとの間に接続されて
いる。これらスイッチ素子１１及び１２は、制御回路４
０による制御のもと所定のデッドタイムを介して交互に
オン状態とされ、同様に、スイッチ素子２１及び２２
は、制御回路４０による制御のもと所定のデッドタイム
を介して交互にオン状態とされる。
【００２４】出力回路部３０は、出力リアクトル３１、
３２と、出力コンデンサ３３と、リアクトル電流検出回
路３４、３５とを備えている。出力リアクトル３１は、
スイッチング回路部１０と出力電源端子２との間に直列
に接続されており、出力リアクトル３２は、スイッチン
グ回路部２０と出力電源端子２との間に直列に接続され
ている。また、出力コンデンサ３３は、出力電源端子２
とグランドとの間に接続されている。さらに、リアクト
ル電流検出回路３４は出力リアクトル３１に対して直列
に接続され、出力リアクトル３１に流れるリアクトル電
流ＩＬ１に基づいて検出電圧ＶＬ１を生成する。同様
に、リアクトル電流検出回路３５は出力リアクトル３２
に対して直列に接続され、出力リアクトル３２に流れる
リアクトル電流ＩＬ２に基づいて検出電圧ＶＬ２を生成
する。これら検出電圧ＶＬ１、ＶＬ ２は、出力電圧Ｖｏ
とともに制御回路４０に供給される。
３２と、出力コンデンサ３３と、リアクトル電流検出回
路３４、３５とを備えている。出力リアクトル３１は、
スイッチング回路部１０と出力電源端子２との間に直列
に接続されており、出力リアクトル３２は、スイッチン
グ回路部２０と出力電源端子２との間に直列に接続され
ている。また、出力コンデンサ３３は、出力電源端子２
とグランドとの間に接続されている。さらに、リアクト
ル電流検出回路３４は出力リアクトル３１に対して直列
に接続され、出力リアクトル３１に流れるリアクトル電
流ＩＬ１に基づいて検出電圧ＶＬ１を生成する。同様
に、リアクトル電流検出回路３５は出力リアクトル３２
に対して直列に接続され、出力リアクトル３２に流れる
リアクトル電流ＩＬ２に基づいて検出電圧ＶＬ２を生成
する。これら検出電圧ＶＬ１、ＶＬ ２は、出力電圧Ｖｏ
とともに制御回路４０に供給される。
【００２５】図２は、制御回路４０の回路図である。
【００２６】図２に示すように、制御回路４０は、加算
器４１と、減算器４２〜４５と、１／２回路４６と、ロ
ーパスフィルタ４７と、コンパレータ４８、４９と、ラ
ッチ回路５１，５２と、ドライバ回路６０とを備えてい
る。
器４１と、減算器４２〜４５と、１／２回路４６と、ロ
ーパスフィルタ４７と、コンパレータ４８、４９と、ラ
ッチ回路５１，５２と、ドライバ回路６０とを備えてい
る。
【００２７】加算器４１は、リアクトル電流検出回路３
４による検出電圧ＶＬ１及びリアクトル電流検出回路３
５による検出電圧ＶＬ２を受けてこれらを加算する回路
であり、その出力ＶＬは１／２回路４６に供給される。
４による検出電圧ＶＬ１及びリアクトル電流検出回路３
５による検出電圧ＶＬ２を受けてこれらを加算する回路
であり、その出力ＶＬは１／２回路４６に供給される。
【００２８】１／２回路４６は、加算器４１からの出力
ＶＬを受けてその１／２の電圧値を生成する回路であ
る。したがって、／２回路４６の出力電圧ＶＬ／２は、
検出電圧ＶＬ１と検出電圧ＶＬ２の平均値を示してい
る。１／２回路４６の出力電圧Ｖ Ｌ／２は、ローパスフ
ィルタ４７に供給され、ローパスフィルタ４７はこれに
含まれる高周波成分を除去する。以下に詳述するが、ロ
ーパスフィルタ４７のフィルタ特性としては、電圧制御
ループの応答周波数を十分に遮断する特性を有している
ことが好ましい。ローパスフィルタ４７からの出力は、
減算器４２、４３に共通に供給される。
ＶＬを受けてその１／２の電圧値を生成する回路であ
る。したがって、／２回路４６の出力電圧ＶＬ／２は、
検出電圧ＶＬ１と検出電圧ＶＬ２の平均値を示してい
る。１／２回路４６の出力電圧Ｖ Ｌ／２は、ローパスフ
ィルタ４７に供給され、ローパスフィルタ４７はこれに
含まれる高周波成分を除去する。以下に詳述するが、ロ
ーパスフィルタ４７のフィルタ特性としては、電圧制御
ループの応答周波数を十分に遮断する特性を有している
ことが好ましい。ローパスフィルタ４７からの出力は、
減算器４２、４３に共通に供給される。
【００２９】減算器４２は、検出電圧ＶＬ１からローパ
スフィルタ４７の出力電圧を減じる回路であり、その出
力は減算器４４に供給される。同様に、減算器４３は、
検出電圧ＶＬ２からローパスフィルタ４７の出力電圧を
減じる回路であり、その出力は減算器４５に供給され
る。上述のとおり、ローパスフィルタ４７の出力電圧
は、検出電圧ＶＬ１と検出電圧ＶＬ２の平均値ＶＬ／２
をフィルタリングした電圧に相当することから、減算器
４２の出力電圧ＶＤＥＦ１は、平均値に対する検出電圧
ＶＬ１の乖離量を示すことになり、減算器４３の出力電
圧ＶＤＥＦ２は、平均値に対する検出電圧ＶＬ２の乖離
量を示すことになる。この場合、出力電圧Ｖ ＤＥＦ１、
ＶＤＥＦ１の絶対値が大きいほど、リアクトル電流Ｉ
Ｌ１とＩＬ２のアンバランスが大きいことを意味してい
る。
スフィルタ４７の出力電圧を減じる回路であり、その出
力は減算器４４に供給される。同様に、減算器４３は、
検出電圧ＶＬ２からローパスフィルタ４７の出力電圧を
減じる回路であり、その出力は減算器４５に供給され
る。上述のとおり、ローパスフィルタ４７の出力電圧
は、検出電圧ＶＬ１と検出電圧ＶＬ２の平均値ＶＬ／２
をフィルタリングした電圧に相当することから、減算器
４２の出力電圧ＶＤＥＦ１は、平均値に対する検出電圧
ＶＬ１の乖離量を示すことになり、減算器４３の出力電
圧ＶＤＥＦ２は、平均値に対する検出電圧ＶＬ２の乖離
量を示すことになる。この場合、出力電圧Ｖ ＤＥＦ１、
ＶＤＥＦ１の絶対値が大きいほど、リアクトル電流Ｉ
Ｌ１とＩＬ２のアンバランスが大きいことを意味してい
る。
【００３０】減算器４４は、出力電圧Ｖｏから減算器４
２の出力ＶＤＥＦ１を減じる回路であり、その出力であ
る制御電圧Ｖｏ１はコンパレータ４８の反転入力端子
（−）に供給される。同様に、減算器４５は、出力電圧
Ｖｏから減算器４３の出力ＶＤ ＥＦ２を減じる回路であ
り、その出力である制御電圧Ｖｏ２はコンパレータ４９
の反転入力端子（−）に供給される。
２の出力ＶＤＥＦ１を減じる回路であり、その出力であ
る制御電圧Ｖｏ１はコンパレータ４８の反転入力端子
（−）に供給される。同様に、減算器４５は、出力電圧
Ｖｏから減算器４３の出力ＶＤ ＥＦ２を減じる回路であ
り、その出力である制御電圧Ｖｏ２はコンパレータ４９
の反転入力端子（−）に供給される。
【００３１】コンパレータ４８は、反転入力端子（−）
及び非反転入力端子（＋）を備え、反転入力端子（−）
には減算器４４からの制御電圧Ｖｏ１が供給され、非反
転入力端子（＋）には基準電圧Ｖｒｅｆが供給されてい
る。同様に、コンパレータ４９は、反転入力端子（−）
及び非反転入力端子（＋）を備え、反転入力端子（−）
には減算器４５からの制御電圧Ｖｏ２が供給され、非反
転入力端子（＋）には基準電圧Ｖｒｅｆが供給されてい
る。ここで基準電圧Ｖｒｅｆとは出力電圧Ｖｏの目標値
であり、したがって、制御電圧Ｖｏ１またはＶｏ２が目
標値を下回るとコンパレータ４８または４９の出力はハ
イレベル（Ｈ）となり、制御電圧Ｖｏ１またはＶｏ２が
目標値を上回るとコンパレータ４８または４９の出力は
ローレベル（Ｌ）となる。
及び非反転入力端子（＋）を備え、反転入力端子（−）
には減算器４４からの制御電圧Ｖｏ１が供給され、非反
転入力端子（＋）には基準電圧Ｖｒｅｆが供給されてい
る。同様に、コンパレータ４９は、反転入力端子（−）
及び非反転入力端子（＋）を備え、反転入力端子（−）
には減算器４５からの制御電圧Ｖｏ２が供給され、非反
転入力端子（＋）には基準電圧Ｖｒｅｆが供給されてい
る。ここで基準電圧Ｖｒｅｆとは出力電圧Ｖｏの目標値
であり、したがって、制御電圧Ｖｏ１またはＶｏ２が目
標値を下回るとコンパレータ４８または４９の出力はハ
イレベル（Ｈ）となり、制御電圧Ｖｏ１またはＶｏ２が
目標値を上回るとコンパレータ４８または４９の出力は
ローレベル（Ｌ）となる。
【００３２】ラッチ回路５１は、データ入力端子（Ｄ）
に供給されるコンパレータ４８からの出力を、クロック
端子（Ｃ）に供給されるクロック信号ＣＬＫの立ち上が
りエッジに同期してラッチし、その値をデータ出力端子
（Ｑ）より出力する。一方、ラッチ回路５２は、データ
入力端子（Ｄ）に供給されるコンパレータ４９からの出
力を、クロック端子（Ｃ）に供給されるクロック信号Ｃ
ＬＫの立ち下がりエッジに同期してラッチし、その値を
データ出力端子（Ｑ）より出力する。したがって、ラッ
チ回路５１の出力（５１ｏｕｔ）とラッチ回路５２の出
力（５２ｏｕｔ）の位相は、互いに１８０度ずれること
になる。ラッチ回路５１，５２からのこれら出力（５１
ｏｕｔ、５２ｏｕｔ）はドライバ回路６０に供給され
る。
に供給されるコンパレータ４８からの出力を、クロック
端子（Ｃ）に供給されるクロック信号ＣＬＫの立ち上が
りエッジに同期してラッチし、その値をデータ出力端子
（Ｑ）より出力する。一方、ラッチ回路５２は、データ
入力端子（Ｄ）に供給されるコンパレータ４９からの出
力を、クロック端子（Ｃ）に供給されるクロック信号Ｃ
ＬＫの立ち下がりエッジに同期してラッチし、その値を
データ出力端子（Ｑ）より出力する。したがって、ラッ
チ回路５１の出力（５１ｏｕｔ）とラッチ回路５２の出
力（５２ｏｕｔ）の位相は、互いに１８０度ずれること
になる。ラッチ回路５１，５２からのこれら出力（５１
ｏｕｔ、５２ｏｕｔ）はドライバ回路６０に供給され
る。
【００３３】ドライバ回路６０は、バッファ６１，６３
とインバータ６２，６４からなる。バッファ６１、イン
バータ６２、バッファ６３及びインバータ６４の出力で
ある駆動信号Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２は、それ
ぞれスイッチ素子１１，１２，２１，２２に供給され、
これらスイッチ素子１１，１２，２１，２２は、対応す
る駆動信号Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２がハイレベ
ル（Ｈ）である場合にオン状態となり、ローレベル
（Ｌ）である場合にオフ状態となる。
とインバータ６２，６４からなる。バッファ６１、イン
バータ６２、バッファ６３及びインバータ６４の出力で
ある駆動信号Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２は、それ
ぞれスイッチ素子１１，１２，２１，２２に供給され、
これらスイッチ素子１１，１２，２１，２２は、対応す
る駆動信号Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２がハイレベ
ル（Ｈ）である場合にオン状態となり、ローレベル
（Ｌ）である場合にオフ状態となる。
【００３４】特に限定されるものではないが、制御回路
４０を構成する各要素のうち、加算器４１、減算器４２
〜４５、１／２回路４６、ローパスフィルタ４７、コン
パレータ４８，４９及びラッチ回路５１，５２について
は、大きなドライブ能力を必要としないことから、これ
らを１つの半導体チップ上に集積することが好ましい。
４０を構成する各要素のうち、加算器４１、減算器４２
〜４５、１／２回路４６、ローパスフィルタ４７、コン
パレータ４８，４９及びラッチ回路５１，５２について
は、大きなドライブ能力を必要としないことから、これ
らを１つの半導体チップ上に集積することが好ましい。
【００３５】次に、本実施態様にかかるスイッチング電
源装置の動作について説明する。
源装置の動作について説明する。
【００３６】本実施態様にかかるスイッチング電源装置
は、ＰＷＭ制御による一般的なスイッチング電源装置と
は異なり、いわゆるデルタシグマ変調方式により制御が
行われる。よく知られているように、ＰＷＭ制御によれ
ばスイッチング周波数を一定としつつ、デューティを調
節することによって出力電圧Ｖｏの安定化が図られる
が、図３に示すように、デルタシグマ変調による制御に
おいては、出力電圧Ｖｏに応じ、連続する複数クロック
周期においてスイッチ素子１１（２１）をオン状態（ス
イッチ素子１２（２２）をオフ状態）に維持し、或い
は、連続する複数クロック周期においてスイッチ素子１
１（２１）をオフ状態（スイッチ素子１２（２２）をオ
ン状態）に維持することによって出力電圧Ｖｏの安定化
が図られる。したがって、スイッチング回路部１０，２
０に対するスイッチング周波数は一定とならず、このた
めクロック信号ＣＬＫの周波数を十分に高く設定しない
と出力電圧Ｖｏに大きなリップルが発生してしまう。
は、ＰＷＭ制御による一般的なスイッチング電源装置と
は異なり、いわゆるデルタシグマ変調方式により制御が
行われる。よく知られているように、ＰＷＭ制御によれ
ばスイッチング周波数を一定としつつ、デューティを調
節することによって出力電圧Ｖｏの安定化が図られる
が、図３に示すように、デルタシグマ変調による制御に
おいては、出力電圧Ｖｏに応じ、連続する複数クロック
周期においてスイッチ素子１１（２１）をオン状態（ス
イッチ素子１２（２２）をオフ状態）に維持し、或い
は、連続する複数クロック周期においてスイッチ素子１
１（２１）をオフ状態（スイッチ素子１２（２２）をオ
ン状態）に維持することによって出力電圧Ｖｏの安定化
が図られる。したがって、スイッチング回路部１０，２
０に対するスイッチング周波数は一定とならず、このた
めクロック信号ＣＬＫの周波数を十分に高く設定しない
と出力電圧Ｖｏに大きなリップルが発生してしまう。
【００３７】具体的には、出力リアクトル３１（３２）
のリアクタンスをＬ、出力コンデンサ３３のキャパシタ
ンスをＣとした場合、クロック信号ＣＬＫの周波数ｆｃ
の値としては、少なくとも次式を満たす必要がある。
のリアクタンスをＬ、出力コンデンサ３３のキャパシタ
ンスをＣとした場合、クロック信号ＣＬＫの周波数ｆｃ
の値としては、少なくとも次式を満たす必要がある。
【００３８】
【数１】
ここで、本実施態様にかかるスイッチング電源装置にお
いては、出力電圧Ｖｏに基づく制御ループ（減算器４２
の出力ＶＤＥＦ１及び減算器４３の出力ＶＤＥ Ｆ２を使
用しないループであり、本明細書においては「電圧制御
ループ」と呼ぶことがある）と、リアクトル電流
ＩＬ１、ＩＬ２に基づく制御ループ（減算器４２の出力
ＶＤＥＦ１及び減算器４３の出力ＶＤＥＦ２を使用する
ループであり、本明細書においては「電流制御ループ」
と呼ぶことがある）の２つが存在することになる。
いては、出力電圧Ｖｏに基づく制御ループ（減算器４２
の出力ＶＤＥＦ１及び減算器４３の出力ＶＤＥ Ｆ２を使
用しないループであり、本明細書においては「電圧制御
ループ」と呼ぶことがある）と、リアクトル電流
ＩＬ１、ＩＬ２に基づく制御ループ（減算器４２の出力
ＶＤＥＦ１及び減算器４３の出力ＶＤＥＦ２を使用する
ループであり、本明細書においては「電流制御ループ」
と呼ぶことがある）の２つが存在することになる。
【００３９】電圧制御ループは、出力電圧Ｖｏの変動に
関してスイッチング回路部１０及び２０に対し共通にフ
ィードバックをかけるループであり、これによって出力
電圧Ｖｏが目標値に安定するように制御される。
関してスイッチング回路部１０及び２０に対し共通にフ
ィードバックをかけるループであり、これによって出力
電圧Ｖｏが目標値に安定するように制御される。
【００４０】電流制御ループは、リアクトル電流ＩＬ１
とリアクトル電流ＩＬ２との差に基づいてスイッチング
回路部１０及び２０をそれぞれ制御するループであり、
具体的には、リアクトル電流の小さい側のスイッチング
回路部については電力伝送を増大させ、リアクトル電流
の大きい側のスイッチング回路部については電力伝送を
減少させる方向で電圧制御ループに対して補正を与え
る。これにより、リアクトル電流ＩＬ１とリアクトル電
流ＩＬ２とのアンバランスが抑制されることから、リア
クトル電流のアンバランスに起因するリップルを低減す
ることが可能となる。
とリアクトル電流ＩＬ２との差に基づいてスイッチング
回路部１０及び２０をそれぞれ制御するループであり、
具体的には、リアクトル電流の小さい側のスイッチング
回路部については電力伝送を増大させ、リアクトル電流
の大きい側のスイッチング回路部については電力伝送を
減少させる方向で電圧制御ループに対して補正を与え
る。これにより、リアクトル電流ＩＬ１とリアクトル電
流ＩＬ２とのアンバランスが抑制されることから、リア
クトル電流のアンバランスに起因するリップルを低減す
ることが可能となる。
【００４１】この場合、電圧制御ループの応答性は、ク
ロック信号ＣＬＫの周波数によって定められる一方で、
電流制御ループの応答性はローパスフィルタ４７の存在
により抑制されることから、電流制御ループの応答性
は、電圧制御ループの応答性に比べて十分に低くなる。
すなわち、本実施態様においては、両制御ループ間にお
ける干渉が排除されている。したがって、出力電圧Ｖｏ
の安定化と、リアクトル電流の均等化を同時に達成する
ことができ、一方の制御が他方の制御を乱すことがな
い。
ロック信号ＣＬＫの周波数によって定められる一方で、
電流制御ループの応答性はローパスフィルタ４７の存在
により抑制されることから、電流制御ループの応答性
は、電圧制御ループの応答性に比べて十分に低くなる。
すなわち、本実施態様においては、両制御ループ間にお
ける干渉が排除されている。したがって、出力電圧Ｖｏ
の安定化と、リアクトル電流の均等化を同時に達成する
ことができ、一方の制御が他方の制御を乱すことがな
い。
【００４２】このように、本実施態様にかかるスイッチ
ング電源装置においては、リアクトル電流ＩＬ１とリア
クトル電流ＩＬ２のアンバランスが抑制されることか
ら、これに起因するリップルを低減することが可能とな
るとともに、電圧制御ループと電流制御ループとが非干
渉化されていることから、リアクトル電流の均等化動作
によって出力電圧Ｖｏの安定化動作が阻害されることが
ない。
ング電源装置においては、リアクトル電流ＩＬ１とリア
クトル電流ＩＬ２のアンバランスが抑制されることか
ら、これに起因するリップルを低減することが可能とな
るとともに、電圧制御ループと電流制御ループとが非干
渉化されていることから、リアクトル電流の均等化動作
によって出力電圧Ｖｏの安定化動作が阻害されることが
ない。
【００４３】本発明は、以上の実施態様に限定されるこ
となく、特許請求の範囲に記載された発明の範囲内で種
々の変更が可能であり、それらも本発明の範囲内に包含
されるものであることはいうまでもない。
となく、特許請求の範囲に記載された発明の範囲内で種
々の変更が可能であり、それらも本発明の範囲内に包含
されるものであることはいうまでもない。
【００４４】例えば、上記実施態様においては、スイッ
チング回路部及び出力リアクトルを２組設けてこれらを
並列接続しているが、本発明において並列に設けられる
スイッチング回路部及び出力リアクトルの数としては２
組に限定されるものではなく、３組以上のスイッチング
回路部及び出力リアクトルを用いてこれらを並列接続し
ても構わない。この場合、１／２回路４６の代わりに、
１／３回路、１／４回路等を用いることによりリアクト
ル電流の平均値を求めればよい。
チング回路部及び出力リアクトルを２組設けてこれらを
並列接続しているが、本発明において並列に設けられる
スイッチング回路部及び出力リアクトルの数としては２
組に限定されるものではなく、３組以上のスイッチング
回路部及び出力リアクトルを用いてこれらを並列接続し
ても構わない。この場合、１／２回路４６の代わりに、
１／３回路、１／４回路等を用いることによりリアクト
ル電流の平均値を求めればよい。
【００４５】また、上記各実施態様にかかるスイッチン
グ電源装置においては、コンパレータ４８，４９にて制
御電圧Ｖｏ１、Ｖｏ２と基準電圧Ｖｒｅｆとを直接比較
することによって、現在の出力電圧Ｖｏと目標値との比
較を行っているが、抵抗を用いた分圧回路により出力電
圧Ｖｏまたは制御電圧Ｖｏ１、Ｖｏ２を分圧し、得られ
た電圧と基準電圧Ｖｒｅｆとを比較することによって、
現在の出力電圧Ｖｏと目標値との比較を行っても構わな
い。
グ電源装置においては、コンパレータ４８，４９にて制
御電圧Ｖｏ１、Ｖｏ２と基準電圧Ｖｒｅｆとを直接比較
することによって、現在の出力電圧Ｖｏと目標値との比
較を行っているが、抵抗を用いた分圧回路により出力電
圧Ｖｏまたは制御電圧Ｖｏ１、Ｖｏ２を分圧し、得られ
た電圧と基準電圧Ｖｒｅｆとを比較することによって、
現在の出力電圧Ｖｏと目標値との比較を行っても構わな
い。
【００４６】さらに、上記各実施態様にかかるスイッチ
ング電源装置においては、加算器４１による加算、減算
器４２〜４５による減算等をアナログ電圧値の状態で行
っているが、Ａ／Ｄコンバータを用いて検出電圧
ＶＬ１、ＶＬ２及び出力電圧Ｖｏをデジタル値に変換す
るとともに、基準電圧Ｖｒｅｆとしてデジタル値を用い
ることによって、デジタル的に処理を行っても構わな
い。
ング電源装置においては、加算器４１による加算、減算
器４２〜４５による減算等をアナログ電圧値の状態で行
っているが、Ａ／Ｄコンバータを用いて検出電圧
ＶＬ１、ＶＬ２及び出力電圧Ｖｏをデジタル値に変換す
るとともに、基準電圧Ｖｒｅｆとしてデジタル値を用い
ることによって、デジタル的に処理を行っても構わな
い。
【００４７】また、上記各実施態様にかかるスイッチン
グ電源装置においては、１／２回路４６とローパスフィ
ルタ４７とを別個の回路として示したが、図４に示すよ
うに、オペアンプ７０に接続する抵抗７１の抵抗値７１
Ｒと抵抗７２の抵抗値７２Ｒとの比（７２Ｒ／７１Ｒ）
を１／２に設定するとともに、抵抗７２の両端間にバイ
パスコンデンサ７３を接続して高周波成分を遮断するこ
とにより、１／２回路４６及びローパスフィルタ４７か
らなる部分の機能を実現することも可能である。
グ電源装置においては、１／２回路４６とローパスフィ
ルタ４７とを別個の回路として示したが、図４に示すよ
うに、オペアンプ７０に接続する抵抗７１の抵抗値７１
Ｒと抵抗７２の抵抗値７２Ｒとの比（７２Ｒ／７１Ｒ）
を１／２に設定するとともに、抵抗７２の両端間にバイ
パスコンデンサ７３を接続して高周波成分を遮断するこ
とにより、１／２回路４６及びローパスフィルタ４７か
らなる部分の機能を実現することも可能である。
【００４８】
【発明の効果】以上説明したように、本発明によれば、
非常に簡単な方法によって、並列運転方式によるスイッ
チング電源装置のリップルを抑制することが可能とな
る。
非常に簡単な方法によって、並列運転方式によるスイッ
チング電源装置のリップルを抑制することが可能とな
る。
【図１】本発明の好ましい実施態様にかかるスイッチン
グ電源装置の回路図である。
グ電源装置の回路図である。
【図２】制御回路４０の回路図である。
【図３】図２に示す制御回路４０の動作を示すタイミン
グ図である。
グ図である。
【図４】１／２回路４６及びローパスフィルタ４７から
なる部分の機能を実現する回路の一例を示す回路図であ
る。
なる部分の機能を実現する回路の一例を示す回路図であ
る。
１ 入力電源端子
２ 出力電源端子
３ 入力コンデンサ
４ 負荷
１０，２０ スイッチング回路部
１１，１２，２１，２２ スイッチ素子
３０ 出力回路部
３１，３２ 出力リアクトル
３３ 出力コンデンサ
３４，３５ リアクトル電流検出回路
４０ 制御回路
４１ 加算器
４２〜４５ 減算器
４６ １／２回路
４７ ローパスフィルタ
４８，４９ コンパレータ
５１，５２ ラッチ回路
６０ ドライバ回路
６１，６３ バッファ
６２，６４ インバータ
７０ オペアンプ
７１，７２ 抵抗
７３ バイパスコンデンサ
フロントページの続き
(72)発明者 川崎 浩司
東京都中央区日本橋一丁目13番１号 ティ
ーディーケイ株式会社内
Ｆターム(参考） 5H730 AS01 BB13 BB82 EE07 EE59
FD01 FD31 FF01 FG01
Claims (10)
- 【請求項１】 複数のスイッチング回路部及びこれら複
数のスイッチング回路部にそれぞれ対応する複数の出力
リアクトルが並列接続されたスイッチング電源装置を制
御する制御回路であって、前記スイッチング電源装置の
出力電圧を安定化させる電圧制御ループと、前記複数の
出力リアクトルに流れる各リアクトル電流を均等化する
電流制御ループとを備え、前記電圧制御ループと前記電
流制御ループとが非干渉化されていることを特徴とする
制御回路。 - 【請求項２】 前記電流制御ループは、前記複数の出力
リアクトルに流れる各リアクトル電流と前記複数の出力
リアクトルに流れるリアクトル電流の平均値との差に基
づいて、前記電圧制御ループに対して補正を与えること
を特徴とする請求項１に記載の制御回路。 - 【請求項３】 前記電流制御ループは、前記複数の出力
リアクトルのうち所定の出力リアクトルに流れるリアク
トル電流が前記平均値よりも小さい場合には前記複数の
スイッチング回路部のうち前記所定の出力リアクトルに
対応するスイッチング回路部による電力伝送が増大する
ように前記電圧制御ループに対して補正を与え、前記所
定の出力リアクトルに流れるリアクトル電流が前記平均
値よりも大きい場合には前記所定の出力リアクトルに対
応するスイッチング回路部による電力伝送が減少するよ
うに前記電圧制御ループに対して補正を与えることを特
徴とする請求項２に記載の制御回路。 - 【請求項４】 前記電流制御ループの応答性が、前記電
圧制御ループの応答性よりも低いことを特徴とする請求
項１乃至３のいずれか１項に記載の制御回路。 - 【請求項５】 複数のスイッチング回路部及びこれら複
数のスイッチング回路部にそれぞれ対応する複数の出力
リアクトルが並列接続されたスイッチング電源装置を制
御する制御回路であって、前記複数の出力リアクトルに
流れる各リアクトル電流と前記複数の出力リアクトルに
流れるリアクトル電流の平均値との差をそれぞれ算出す
る手段と、前記算出された差及び前記スイッチング電源
装置の出力電圧に基づいて、前記複数のスイッチング回
路部にそれぞれ対応する制御電圧を生成する手段と、前
記制御電圧と基準電圧とを比較する複数のコンパレータ
と、クロック信号に応答して前記コンパレータの出力を
ラッチする複数のラッチ回路とを備えることを特徴とす
る制御回路。 - 【請求項６】 前記算出する手段には、応答性を低下さ
せるローパスフィルタが設けられていることを特徴とす
る請求項５に記載の制御回路。 - 【請求項７】 前記ローパスフィルタは、前記クロック
信号の周波数を遮断する特性を有していることを特徴と
する請求項６に記載の制御回路。 - 【請求項８】 並列接続された複数のスイッチング回路
部と、前記複数のスイッチング回路部にそれぞれ対応す
る並列接続された複数の出力リアクトルと、前記複数の
スイッチング回路部の動作を制御する制御回路とを備え
るスイッチング電源装置であって、前記制御回路は、前
記スイッチング電源装置の出力電圧を安定化させる電圧
制御ループと、前記複数の出力リアクトルに流れる各リ
アクトル電流を均等化する電流制御ループとを備え、前
記電圧制御ループと前記電流制御ループとが非干渉化さ
れていることを特徴とするスイッチング電源装置。 - 【請求項９】 並列接続された複数のスイッチング回路
部と、前記複数のスイッチング回路部にそれぞれ対応す
る並列接続された複数の出力リアクトルと、前記複数の
スイッチング回路部の動作を制御する制御回路とを備え
るスイッチング電源装置であって、前記制御回路は、前
記複数の出力リアクトルに流れる各リアクトル電流と前
記複数の出力リアクトルに流れるリアクトル電流の平均
値との差をそれぞれ算出する手段と、前記算出された差
及び前記スイッチング電源装置の出力電圧に基づいて、
前記複数のスイッチング回路部にそれぞれ対応する制御
電圧を生成する手段と、前記制御電圧と基準電圧とを比
較する複数のコンパレータと、クロック信号に応答して
前記コンパレータの出力をラッチする複数のラッチ回路
とを備えていることを特徴とするスイッチング電源装
置。 - 【請求項１０】 前記算出する手段には応答性を低下さ
せるローパスフィルタが設けられており、前記ローパス
フィルタは前記クロック信号の周波数を遮断する特性を
有していることを特徴とする請求項９に記載のスイッチ
ング電源装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002071199A JP3624186B2 (ja) | 2002-03-15 | 2002-03-15 | スイッチング電源装置用の制御回路及びこれを用いたスイッチング電源装置 |
| US10/383,967 US7002324B2 (en) | 2002-03-15 | 2003-03-07 | Switching power supply control circuit and switching power supply using same |
| CNB031206182A CN1242538C (zh) | 2002-03-15 | 2003-03-14 | 转换电源控制电路和采用其的转换电源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002071199A JP3624186B2 (ja) | 2002-03-15 | 2002-03-15 | スイッチング電源装置用の制御回路及びこれを用いたスイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003274651A true JP2003274651A (ja) | 2003-09-26 |
| JP3624186B2 JP3624186B2 (ja) | 2005-03-02 |
Family
ID=28035095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002071199A Expired - Fee Related JP3624186B2 (ja) | 2002-03-15 | 2002-03-15 | スイッチング電源装置用の制御回路及びこれを用いたスイッチング電源装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7002324B2 (ja) |
| JP (1) | JP3624186B2 (ja) |
| CN (1) | CN1242538C (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006034091A (ja) * | 2004-07-13 | 2006-02-02 | Marvell World Trade Ltd | １つのｄｃ／ｄｃコンバータ用閉ループデジタル制御システム |
| JP2008527961A (ja) * | 2005-02-02 | 2008-07-24 | パワー−ワン， インコーポレイテッド | 電源並列化の補償されたドループ方法（ｃ−ドループ方法） |
| US8148972B2 (en) | 2008-03-06 | 2012-04-03 | Nec Corporation | Filter circuit and method of controlling same |
| JP2015523046A (ja) * | 2012-07-04 | 2015-08-06 | インスティトゥート・ナスィオナル・ポリテクニク・ド・トゥールーズＩｎｓｔｉｔｕｔ Ｎａｔｉｏｎａｌ Ｐｏｌｙｔｅｃｈｎｉｑｕｅ Ｄｅ Ｔｏｕｌｏｕｓｅ | 並列アーキテクチャ又は直列アーキテクチャ及び分散型モジュール制御の制御モジュール式静止形コンバータ |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3829765B2 (ja) * | 2002-06-26 | 2006-10-04 | 株式会社デンソー | 電源回路 |
| JP3710454B2 (ja) * | 2003-03-31 | 2005-10-26 | Ｔｄｋ株式会社 | 電源装置及びその制御装置 |
| TW589791B (en) * | 2003-09-04 | 2004-06-01 | Micro Star Int Co Ltd | Synchronous parallel voltage conversion device |
| DE102007010819B4 (de) * | 2007-03-06 | 2010-10-14 | Audi Ag | DC-DC-Wandlersystem mit Stromsymmetierungsschaltung und Verfahren zur Symmetrierung der Phasenströme für ein mehrphasiges DC-DC-Wandlersystem |
| DE102009041515A1 (de) * | 2009-09-14 | 2011-03-24 | Tridonic Ag | Verfahren und Schaltungsanordnung zum Gleichrichten einer Wechselspannung |
| CN101841249A (zh) * | 2010-04-14 | 2010-09-22 | 联动光科(北京)集成电路技术有限公司 | 智能型多级变功开关电源装置 |
| EP2724457B1 (en) * | 2011-06-21 | 2017-01-18 | ABB Schweiz AG | Modular power supply for a distribution automation system |
| US20140361790A1 (en) * | 2013-06-11 | 2014-12-11 | Advantest Corporation | Drive circuit, switch apparatus, and test apparatus |
| CN105281315A (zh) | 2014-07-24 | 2016-01-27 | 中兴通讯股份有限公司 | 一种通信网的供电控制装置和方法 |
| US9857812B2 (en) * | 2014-08-01 | 2018-01-02 | General Electric Company | Systems and methods for advanced diagnostic in modular power converters |
| CN105048809A (zh) * | 2015-08-24 | 2015-11-11 | 电子科技大学 | 一种dc-dc转换器 |
| US10700518B2 (en) * | 2015-10-08 | 2020-06-30 | Astec International Limited | Constant current limiting protection for series coupled power supplies |
| US10491997B2 (en) * | 2017-04-27 | 2019-11-26 | Cirrus Logic, Inc. | Controlling noise transfer function of signal path to reduce charge pump noise |
| JP7075199B2 (ja) * | 2017-11-17 | 2022-05-25 | 株式会社Soken | 電力変換装置の制御装置 |
| CN108345565B (zh) * | 2018-01-22 | 2023-05-23 | 京微齐力(北京)科技有限公司 | 一种控制外接电源输出的可编程电路及其方法 |
| JP7157640B2 (ja) * | 2018-11-28 | 2022-10-20 | 株式会社Soken | 電力変換装置の制御装置 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62254278A (ja) * | 1986-02-10 | 1987-11-06 | テキサス インスツルメンツ インコ−ポレイテツド | デ−タ記憶方法及び装置 |
| JP2783558B2 (ja) * | 1988-09-30 | 1998-08-06 | 株式会社東芝 | 要約生成方法および要約生成装置 |
| JPH0418673A (ja) * | 1990-05-11 | 1992-01-22 | Hitachi Ltd | テキスト情報抽出方法および装置 |
| JP2679411B2 (ja) * | 1990-12-19 | 1997-11-19 | 三菱電機株式会社 | 交流出力変換器の並列運転制御装置 |
| TW245848B (ja) * | 1991-09-18 | 1995-04-21 | Toshiba Kk | |
| US6002798A (en) * | 1993-01-19 | 1999-12-14 | Canon Kabushiki Kaisha | Method and apparatus for creating, indexing and viewing abstracted documents |
| US5384703A (en) * | 1993-07-02 | 1995-01-24 | Xerox Corporation | Method and apparatus for summarizing documents according to theme |
| JP2809341B2 (ja) * | 1994-11-18 | 1998-10-08 | 松下電器産業株式会社 | 情報要約方法、情報要約装置、重み付け方法、および文字放送受信装置。 |
| US5708825A (en) * | 1995-05-26 | 1998-01-13 | Iconovex Corporation | Automatic summary page creation and hyperlink generation |
| US5778397A (en) * | 1995-06-28 | 1998-07-07 | Xerox Corporation | Automatic method of generating feature probabilities for automatic extracting summarization |
| US5696961A (en) * | 1996-05-22 | 1997-12-09 | Wang Laboratories, Inc. | Multiple database access server for application programs |
| US5842206A (en) * | 1996-08-20 | 1998-11-24 | Iconovex Corporation | Computerized method and system for qualified searching of electronically stored documents |
| JP3001047B2 (ja) * | 1997-04-17 | 2000-01-17 | 日本電気株式会社 | 文書要約装置 |
| US5963969A (en) * | 1997-05-08 | 1999-10-05 | William A. Tidwell | Document abstraction system and method thereof |
| US6353840B2 (en) * | 1997-08-15 | 2002-03-05 | Ricoh Company, Ltd. | User-defined search template for extracting information from documents |
| US6353824B1 (en) * | 1997-11-18 | 2002-03-05 | Apple Computer, Inc. | Method for dynamic presentation of the contents topically rich capsule overviews corresponding to the plurality of documents, resolving co-referentiality in document segments |
| US6269362B1 (en) * | 1997-12-19 | 2001-07-31 | Alta Vista Company | System and method for monitoring web pages by comparing generated abstracts |
| JP4100746B2 (ja) * | 1998-01-09 | 2008-06-11 | キヤノン株式会社 | 画像処理装置及び方法 |
| US5983221A (en) * | 1998-01-13 | 1999-11-09 | Wordstream, Inc. | Method and apparatus for improved document searching |
| US6308187B1 (en) * | 1998-02-09 | 2001-10-23 | International Business Machines Corporation | Computer system and method for abstracting and accessing a chronologically-arranged collection of information |
| JP3429184B2 (ja) * | 1998-03-19 | 2003-07-22 | シャープ株式会社 | テキスト構造解析装置および抄録装置、並びにプログラム記録媒体 |
| US6240407B1 (en) * | 1998-04-29 | 2001-05-29 | International Business Machines Corp. | Method and apparatus for creating an index in a database system |
| US6243501B1 (en) * | 1998-05-20 | 2001-06-05 | Canon Kabushiki Kaisha | Adaptive recognition of documents using layout attributes |
| US6327574B1 (en) * | 1998-07-07 | 2001-12-04 | Encirq Corporation | Hierarchical models of consumer attributes for targeting content in a privacy-preserving manner |
| US6317708B1 (en) * | 1999-01-07 | 2001-11-13 | Justsystem Corporation | Method for producing summaries of text document |
| US6359633B1 (en) * | 1999-01-15 | 2002-03-19 | Yahoo! Inc. | Apparatus and method for abstracting markup language documents |
| US20030050927A1 (en) * | 2001-09-07 | 2003-03-13 | Araha, Inc. | System and method for location, understanding and assimilation of digital documents through abstract indicia |
| US6329801B1 (en) | 2000-04-24 | 2001-12-11 | Volterra Semiconductor Corporation | Switching regulator control system and method |
| US7047491B2 (en) * | 2000-12-05 | 2006-05-16 | Schubert Daniel M | Electronic information management system for abstracting and reporting document information |
| US6515460B1 (en) * | 2001-09-10 | 2003-02-04 | National Semiconductor Corporation | Multiphase switching regulator control architecture for low on time systems that enforces current sharing |
| AU2002334721B2 (en) * | 2001-09-28 | 2008-10-23 | Oracle International Corporation | An index structure to access hierarchical data in a relational database system |
-
2002
- 2002-03-15 JP JP2002071199A patent/JP3624186B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-07 US US10/383,967 patent/US7002324B2/en not_active Expired - Fee Related
- 2003-03-14 CN CNB031206182A patent/CN1242538C/zh not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006034091A (ja) * | 2004-07-13 | 2006-02-02 | Marvell World Trade Ltd | １つのｄｃ／ｄｃコンバータ用閉ループデジタル制御システム |
| JP4652901B2 (ja) * | 2004-07-13 | 2011-03-16 | マーベル ワールド トレード リミテッド | １つのｄｃ／ｄｃコンバータ用閉ループデジタル制御システム |
| JP2008527961A (ja) * | 2005-02-02 | 2008-07-24 | パワー−ワン， インコーポレイテッド | 電源並列化の補償されたドループ方法（ｃ−ドループ方法） |
| JP4688227B2 (ja) * | 2005-02-02 | 2011-05-25 | パワー−ワン， インコーポレイテッド | 電源並列化の補償されたドループ方法（ｃ−ドループ方法） |
| US8148972B2 (en) | 2008-03-06 | 2012-04-03 | Nec Corporation | Filter circuit and method of controlling same |
| JP2015523046A (ja) * | 2012-07-04 | 2015-08-06 | インスティトゥート・ナスィオナル・ポリテクニク・ド・トゥールーズＩｎｓｔｉｔｕｔ Ｎａｔｉｏｎａｌ Ｐｏｌｙｔｅｃｈｎｉｑｕｅ Ｄｅ Ｔｏｕｌｏｕｓｅ | 並列アーキテクチャ又は直列アーキテクチャ及び分散型モジュール制御の制御モジュール式静止形コンバータ |
Also Published As
| Publication number | Publication date |
|---|---|
| US7002324B2 (en) | 2006-02-21 |
| JP3624186B2 (ja) | 2005-03-02 |
| CN1242538C (zh) | 2006-02-15 |
| CN1445632A (zh) | 2003-10-01 |
| US20030173937A1 (en) | 2003-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3624186B2 (ja) | スイッチング電源装置用の制御回路及びこれを用いたスイッチング電源装置 | |
| US8760138B2 (en) | DC-DC converter control circuit and DC-DC converter including same | |
| US11239753B2 (en) | Switching converter, and control method and control circuit thereof | |
| US7923977B2 (en) | DC-DC converters with transient response control | |
| TWI622260B (zh) | 具有斜坡補償的升降壓變換器及其控制器和控制方法 | |
| JP5901635B2 (ja) | ブリッジトポロジーを用いるスイッチドモード電力コンバータ及びそのスイッチング方法 | |
| US8896284B2 (en) | DC-DC converter using internal ripple with the DCM function | |
| TWI479788B (zh) | 開關型調節器控制器及控制方法 | |
| TWI328920B (en) | Dc-dc converter control circuit and dc-dc converter control method | |
| US7233135B2 (en) | Ripple converter | |
| JP4493045B2 (ja) | スイッチングレギュレータ回路 | |
| JP5788748B2 (ja) | Ｄｃ／ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータ | |
| US8525505B2 (en) | PWM controller and control method for a DC-DC voltage converter | |
| JP3706810B2 (ja) | Ｄｃ−ｄｃコンバータとその制御回路 | |
| KR20130036065A (ko) | 벅 스위치 모드 파워 컨버터 큰 신호 천이 응답 최적화기 | |
| US7911273B2 (en) | Reduction of power consumption and EMI of a switching amplifier | |
| JP2010279132A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3738015B2 (ja) | 電源装置及びその制御装置 | |
| JP3948944B2 (ja) | 電源装置 | |
| CN112448578B (zh) | 开关电源电路 | |
| JP2013198253A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2003289664A (ja) | スイッチング電源装置用の制御回路及びこれを用いたスイッチング電源装置 | |
| TWM258493U (en) | DC-to-DC converter with improved transient response | |
| JP2003274650A (ja) | スイッチング電源装置用の制御回路及びこれを用いたスイッチング電源装置 | |
| CN111130346B (zh) | 直流转换器与数字固定导通时间控制器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040810 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040929 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041129 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |