JP2018007307A - 同期整流方式のスイッチングレギュレータ - Google Patents
同期整流方式のスイッチングレギュレータ Download PDFInfo
- Publication number
- JP2018007307A JP2018007307A JP2016126751A JP2016126751A JP2018007307A JP 2018007307 A JP2018007307 A JP 2018007307A JP 2016126751 A JP2016126751 A JP 2016126751A JP 2016126751 A JP2016126751 A JP 2016126751A JP 2018007307 A JP2018007307 A JP 2018007307A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- side power
- transistor
- current
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】電力変換効率の低下を招くことなく、貫通電流の発生を防止する。【解決手段】同期整流方式のスイッチングレギュレータ1は、高電位側電源線2および低電位側電源線3の間に直列接続されるとともに相補的にオンオフされるトランジスタM1、M2、コイルL1とコンデンサC1からなる平滑回路6および制御部5を備えている。コイルL1に蓄えられたエネルギーを出力端子4へと還流する整流動作を行う整流側のスイッチング素子であるトランジスタM2には、ダイオードD2が並列接続されている。制御部5は、トランジスタM1、M2のうち一方をオフした後、コンパレータ13を介して相互接続ノードN1の電位が、低電位側電源線3の電位よりもダイオードD2の順方向電圧だけ低い電位になったことを検出すると、トランジスタM1、M2のうち他方をオンする。【選択図】図1
Description
本発明は、相補的にオンオフされる2つのスイッチング素子を備えた同期整流方式のスイッチングレギュレータに関する。
例えば特許文献1に開示されているような同期整流方式のスイッチングレギュレータにおいて、特にスイッチング素子であるMOSトランジスタが外付けされた構成の場合、寄生の容量や抵抗の影響により、2つのMOSトランジスタの双方がオフしているか否かを検出することが難しい。
例えば、2つのMOSトランジスタを駆動するためのゲート駆動信号をモニタすることで、双方のオフを検出するといった構成があるが、この構成では次のような問題がある。すなわち、MOSトランジスタのゲート容量や静電気保護用の抵抗などが原因で、ゲート駆動信号が変化してから実際のMOSトランジスタのゲートの状態が変化するまでに遅延が生じる。具体的には、ゲート駆動信号がMOSトランジスタをオフするレベルになっていても、実際のMOSトランジスタのゲート電圧が未だオフするレベルに達していないことがある。そうすると、一方のMOSトランジスタが完全にオフする前に他方のMOSトランジスタがオンし、貫通電流が流れてしまう可能性がある。
このような貫通対策として、遅延回路を設け、上記ゲート容量や抵抗などに起因する遅延を十分に上回るだけの遅延を持たせてから、MOSトランジスタのオンオフを切り替えるようにする、ということが考えられる。しかし、この場合、双方のMOSトランジスタがオフとなる期間、いわゆるデッドタイムがむやみに長くなってしまう。デッドタイムでは、MOSトランジスタと並列に設けられたダイオードを介して還流電流が流れるため、いずれかのMOSトランジスタがオンしている期間に比べ、電力損失が増加する。そのため、上述したように遅延回路を設ける構成では、スイッチングレギュレータにおける電力変換効率が低下してしまう。
本発明は上記事情に鑑みてなされたものであり、その目的は、電力変換効率の低下を招くことなく、貫通電流の発生を防止することができる同期整流方式のスイッチングレギュレータを提供することにある。
請求項1に記載のスイッチングレギュレータは、同期整流方式であり、2つのスイッチング素子(M1、M2、M31、M32)、平滑回路(6)、整流素子(D2、D31)および制御部(5、32、52)を備えている。2つのスイッチング素子は、高電位側電源線(2、33)および低電位側電源線(3)の間に直列接続されるとともに、相補的にオンオフされる。平滑回路は、2つのスイッチング素子の相互接続ノード(N1、N31)に一端が接続されたコイル(L1)および出力端子(4)に一端が接続されたコンデンサ(C1)からなる。整流素子は、2つのスイッチング素子のうち、コイルに蓄えられたエネルギーを出力端子へと還流する整流動作を行う整流側のスイッチング素子(M2、M31)に対して並列に設けられている。制御部は、2つのスイッチング素子のオンオフを制御するもので、相互接続ノードの電位を検出する電位検出部(13、37)を備えている。
このような構成において、2つのスイッチング素子の双方がオフするときには、整流素子によりコイルに蓄えられたエネルギーを出力端子へと還流する整流動作が行われる。ここで、スイッチングレギュレータが降圧動作を実行する構成であれば、上記整流動作が行われることで、2つのスイッチング素子の相互接続ノードの電位は、低電位側電源線の電位よりも整流素子の順方向電圧に対応する所定値だけ低い電位となる。また、スイッチングレギュレータが昇圧動作を実行する構成であれば、上記整流動作が行われることで、上記相互接続ノードの電位は、高電位側電源線の電位よりも上記所定値だけ高い電位となる。
本手段では、このような点に着目し、制御部は、一方のスイッチング素子をオフした後、電位検出部を介して相互接続ノードの電位が、低電位側電源線の電位よりも整流素子の順方向電圧に対応する所定値だけ低い電位、または高電位側電源線の電位よりも所定値だけ高い電位になったことを検出すると、他方のスイッチング素子をオンするようにしている。このようにすれば、一方のスイッチング素子が確実にオフとなってから、他方のスイッチング素子をオンすることができる。そして、この場合、スイッチング素子を駆動するための駆動信号をモニタする必要がないため、遅延回路を設けることによる弊害、つまりデッドタイムがむやみに長くなるといったことも生じない。したがって、本手段によれば、電力変換効率の低下を招くことなく、貫通電流の発生を防止することができるという優れた効果が得られる。
以下、本発明の複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
(第1実施形態)
以下、本発明の第1実施形態について図1〜図4を参照して説明する。
図1に示すスイッチングレギュレータ1は、高電位側電源線2および低電位側電源線3を通じて入力される入力電圧+Bを降圧する降圧動作を実行可能に構成された降圧型のスイッチング電源である。入力電圧+Bは、例えば車載のバッテリ(図示略)から供給される。スイッチングレギュレータ1の出力電圧Vo6は、出力端子4を通じて例えば車載機器(図示略)に供給される。なお、低電位側電源線3の電位は、回路の基準電位であるグランド(=0V)となっている。
(第1実施形態)
以下、本発明の第1実施形態について図1〜図4を参照して説明する。
図1に示すスイッチングレギュレータ1は、高電位側電源線2および低電位側電源線3を通じて入力される入力電圧+Bを降圧する降圧動作を実行可能に構成された降圧型のスイッチング電源である。入力電圧+Bは、例えば車載のバッテリ(図示略)から供給される。スイッチングレギュレータ1の出力電圧Vo6は、出力端子4を通じて例えば車載機器(図示略)に供給される。なお、低電位側電源線3の電位は、回路の基準電位であるグランド(=0V)となっている。
また、スイッチングレギュレータ1は、同期整流方式のスイッチング電源であり、相補的にオンオフされる2つのトランジスタM1、M2を備えている。トランジスタM1、M2は、いずれもNチャネル型のMOSトランジスタであり、スイッチング素子に相当する。トランジスタM1、M2の駆動を制御する制御部5は、半導体集積回路(IC)として構成されている。つまり、この場合、トランジスタM1、M2は、ICの外部に設けられた外付けの構成となっている。
トランジスタM1のドレインは高電位側電源線2に接続されており、トランジスタM2のソースは低電位側電源線3に接続されている。また、トランジスタM1のソースは、トランジスタM2のドレインに接続されている。つまり、トランジスタM1、M2は、高電位側電源線2および低電位側電源線3の間に直列接続されている。
トランジスタM1、M2の各ドレイン・ソース間には、それぞれソース側をアノードとしたダイオードD1、D2が接続されている。この場合、ダイオードD1、D2は、トランジスタM1、M2の寄生のボディダイオードである。トランジスタM1、M2の各ゲートは、それぞれ静電気対策用の抵抗R1、R2を介して制御部5の端子G1、G2に接続されている。
トランジスタM1、M2の相互接続ノードN1は、制御部5の端子LXに接続されている。相互接続ノードN1と出力端子4の間には、コイルL1が接続されている。出力端子4と低電位側電源線3との間には、コンデンサC1が接続されている。コイルL1およびコンデンサC1により、平滑回路6が構成されている。
高電位側電源線2と相互接続ノードN1の間には、ダイオードD3およびコンデンサC2が接続されている。ダイオードD2およびコンデンサC3により、ブートストラップ回路7が構成されている。ブートストラップ回路7は、入力電圧+Bを昇圧し、ハイサイド側のトランジスタM1をオン駆動可能とする電圧BTを生成する。ダイオードD3およびコンデンサC2の相互接続ノードN2は、電圧BTの出力ノードであり、制御部5の端子BTに接続されている。
出力端子4と低電位側電源線3の間には、抵抗R3、R4が直列接続されている。抵抗R3、R4により、出力電圧Vo6を検出する電圧検出回路8が構成されている。出力電圧Vo6を抵抗R3、R4により分圧した電圧、つまり出力電圧Vo6の検出電圧Vdは、制御部5の端子FBに与えられている。また、低電位側電源線3は、制御部5の端子PGNDに接続されている。
上記構成において、トランジスタM2は、コイルL1に蓄えられたエネルギーを出力端子4側へと還流する整流動作を行う整流側のスイッチング素子に相当する。また、ダイオードD2は、その整流側のスイッチング素子に並列に設けられた整流素子に相当する。
制御部5は、フィードバックされた出力電圧Vo6の検出値(検出電圧Vd)および出力電圧Vo6の目標値に基づいてトランジスタM1、M2のオンオフを制御する。制御部5は、基準電圧生成回路9、誤差アンプ10、三角波信号生成回路11、コンパレータ12、13、反転バッファ14〜16、D型のフリップフロップ17、18およびレベルシフト回路19を備えている。
基準電圧生成回路9は、例えばバンドギャップリファレンス回路を含む構成であり、出力電圧Vo6の目標値に対応した基準電圧Vrを生成する。基準電圧Vrは、誤差アンプ10の非反転入力端子に入力されている。また、誤差アンプ10の反転入力端子には、検出電圧Vdが入力されている。誤差アンプ10は、検出電圧Vdおよび基準電圧Vrの差を増幅した誤差信号を出力する。
三角波信号生成回路11は、図示しない発振器から与えられるクロック信号に基づいて、スイッチング周期に応じた周波数を持つ三角波信号、つまりPWMのキャリア信号を生成する。三角波信号は、コンパレータ12の反転入力端子に与えられている。また、コンパレータ12の非反転入力端子には、誤差アンプ10から出力される誤差信号が入力されている。このような構成によれば、コンパレータ12の出力信号Saは、三角波信号に同期するとともに、検出電圧Vdおよび基準電圧Vrの差に応じて変化する。
コンパレータ12の出力信号Saは、反転バッファ14を介してフリップフロップ17のリセット端子に与えられるとともに、フリップフロップ18のリセット端子に与えられている。フリップフロップ17、18の各入力端子Dには、コンパレータ13の出力信号Sbが与えられている。フリップフロップ17の出力端子Qから出力される信号は、レベルシフト回路19、反転バッファ15、16を介して端子G1に与えられている。
反転バッファ15、16は、端子BTおよび端子LXを通じて電圧BTの供給を受ける構成となっている。この場合、反転バッファ16の出力信号が、トランジスタM1を駆動するためのゲート駆動信号Scとなる。フリップフロップ18の出力端子Qから出力される信号は、端子G2に与えられている。この場合、フリップフロップ18の出力信号が、トランジスタM2を駆動するためのゲート駆動信号Sdとなる。
コンパレータ13の反転入力端子は端子LXに接続され、コンパレータ13の非反転入力端子は端子PGNDに接続されている。コンパレータ13は、グランドを基準に端子LX、つまり相互接続ノードN1の電位を検出するもので、電位検出部に相当する。コンパレータ13は、相互接続ノードN1の電位が検出閾値Vt1以下のときにハイレベル(以下、Hレベルと称す)の出力信号Sbを出力するとともに、相互接続ノードN1の電位が検出閾値Vt1よりも高いときにロウレベル(以下、Lレベルと称す)の出力信号Sbを出力するようになっている。
検出閾値Vt1は、低電位側電源線3の電位(=0V)よりもダイオードD2の順方向電圧Vfだけ低い電位であり、下記(1)式により表される。
Vt1=0−Vf=−Vf …(1)
Vt1=0−Vf=−Vf …(1)
このようなコンパレータ13の具体的な構成としては、例えば図2に示すような構成を採用することができる。図2に示すように、コンパレータ13は、いずれもNチャネル型のMOSトランジスタであるトランジスタM3〜M5、電流源20および抵抗素子21を備えている。トランジスタM3、M4は、カレントミラー回路22を構成するように接続されている。トランジスタM3、M4の共通のソースは、コンパレータ13の非反転入力端子IN+に接続されている。
トランジスタM3、M4の共通のゲートは、トランジスタM5のソースに接続されている。トランジスタM3のドレインと電源電圧VDDが供給される電源線23との間には、電流源20が接続されている。トランジスタM4のドレインは、抵抗素子21を介して電源線23に接続されるとともに、コンパレータ13の出力端子OUTに接続されている。
トランジスタM5は、いわゆるダイオード接続されており、そのドレインはコンパレータ13の反転入力端子IN−に接続されている。トランジスタM5のソース・ドレイン間には、ソース側をアノードとしたダイオードD5が接続されている。この場合、ダイオードD5は、トランジスタM5の寄生のボディダイオードであり、その順方向電圧はダイオードD2の順方向電圧Vfと同様の電圧値となっている。
上記構成において、抵抗素子21は、カレントミラー回路22のミラー電流経路側に配置され、ミラー電流の通電状態に応じて信号を出力する信号出力部に相当する。また、トランジスタM5およびダイオードD5は、カレントミラー回路22の主電流経路を流れる主経路電流を制御する通電制御部に相当する。
上記構成のコンパレータ13の基本的な動作としては以下の通りである。
[1]相互接続ノードN1の電位が検出閾値Vt1以下のとき
この場合、非反転入力端子IN+の電位が−Vf以下の負電位となる。そのため、電流源20より供給される電流Iは、トランジスタM5を介して相互接続ノードN1へと流れる(流出する)。このとき、トランジスタM3のゲートは、ほぼ0Vとなる。そのため、トランジスタM3、M4がオフしてカレントミラー回路22のミラー電流経路にミラー電流が流れず、出力端子OUTの電位がHレベルとなる。つまり、相互接続ノードN1の電位が検出閾値Vt1以下のとき、コンパレータ13は、Hレベルの出力信号Sbを出力する。
[1]相互接続ノードN1の電位が検出閾値Vt1以下のとき
この場合、非反転入力端子IN+の電位が−Vf以下の負電位となる。そのため、電流源20より供給される電流Iは、トランジスタM5を介して相互接続ノードN1へと流れる(流出する)。このとき、トランジスタM3のゲートは、ほぼ0Vとなる。そのため、トランジスタM3、M4がオフしてカレントミラー回路22のミラー電流経路にミラー電流が流れず、出力端子OUTの電位がHレベルとなる。つまり、相互接続ノードN1の電位が検出閾値Vt1以下のとき、コンパレータ13は、Hレベルの出力信号Sbを出力する。
[2]相互接続ノードN1の電位が検出閾値Vt1より高いとき
この場合、非反転入力端子IN+の電位が−Vfよりも高い電位となる。そのため、トランジスタM3、M4がオンしてカレントミラー回路22のミラー電流経路にミラー電流が流れ、出力端子OUTの電位がLレベルとなる。つまり、相互接続ノードN1の電位が検出閾値Vt1より高いとき、コンパレータ13は、Lレベルの出力信号Sbを出力する。
この場合、非反転入力端子IN+の電位が−Vfよりも高い電位となる。そのため、トランジスタM3、M4がオンしてカレントミラー回路22のミラー電流経路にミラー電流が流れ、出力端子OUTの電位がLレベルとなる。つまり、相互接続ノードN1の電位が検出閾値Vt1より高いとき、コンパレータ13は、Lレベルの出力信号Sbを出力する。
次に、上記構成の作用について説明する。
[1]コンパレータ13による電位検出動作
図3(a)に示すように、ハイサイド側のトランジスタM1がオンであり、且つロウサイド側のトランジスタM2がオフであるとき、高電位側電源線2からトランジスタM1を介して出力端子4へと電流ILXが流れる状態となっている。そのため、相互接続ノードN1の電位は、ほぼ入力電圧+Bであり、検出閾値Vt1より高い。したがって、コンパレータ13の出力信号SbはLレベルとなる。
[1]コンパレータ13による電位検出動作
図3(a)に示すように、ハイサイド側のトランジスタM1がオンであり、且つロウサイド側のトランジスタM2がオフであるとき、高電位側電源線2からトランジスタM1を介して出力端子4へと電流ILXが流れる状態となっている。そのため、相互接続ノードN1の電位は、ほぼ入力電圧+Bであり、検出閾値Vt1より高い。したがって、コンパレータ13の出力信号SbはLレベルとなる。
図3(b)に示すように、トランジスタM1がオフであり、且つトランジスタM2がオンであるとき、低電位側電源線3からトランジスタM2を介して出力端子4に向けて電流ILXが流れる状態、つまり、トランジスタM2を介してコイルL1に蓄えられたエネルギーを出力端子4側へと還流する整流動作が行われる状態となっている。
そのため、相互接続ノードN1の電位は負電位となる。しかし、トランジスタM2のオン抵抗RonとコイルL1に流れる電流ILXとの積(=Ron×ILX)、つまりトランジスタM2での電圧降下は、ダイオードD2などの順方向電圧Vfに比べ小さい値となる。そのため、このとき、相互接続ノードN1の電位は、負電位ではあるものの、検出閾値Vt1より高い。したがって、コンパレータ13の出力信号SbはLレベルとなる。
図3(c)に示すように、トランジスタM1、M2の双方がオフであるとき、低電位側電源線3からダイオードD2を介して出力端子4に向けて電流ILXが流れる状態、つまり、ダイオードD2を介してコイルL1に蓄えられたエネルギーを出力端子4側へと還流する整流動作が行われる状態となっている。そのため、相互接続ノードN1の電位は、0VよりもダイオードD2の順方向電圧Vfだけ低い負電位であり、検出閾値Vt1以下となる。したがって、コンパレータ13の出力信号SbはHレベルとなる。
このように、コンパレータ13の出力信号Sbは、トランジスタM1、M2の双方がオフしているときにHレベルとなり、トランジスタM1、M2のうち少なくとも一方がオンしているときにはLレベルとなる。したがって、本実施形態の構成では、コンパレータ13の出力信号Sbのレベルに基づいて、トランジスタM1、M2の双方がオフしている状態であるか否かを判断することができる。
[2]スイッチングレギュレータ1全体の動作
まず、「トランジスタM1:オン,トランジスタM2:オフ」の期間から、「トランジスタM1:オフ,トランジスタM2:オン」の期間に遷移する際の動作について説明する。図4に示すように、コンパレータ12の出力信号SaがHレベルからLレベルに転じると、トランジスタM2のゲート駆動信号Sdを生成するためのフリップフロップ18のリセットが解除されるとともに、トランジスタM1のゲート駆動信号Scを生成するためのフリップフロップ17がリセットされてゲート駆動信号ScがHレベルからLレベルに転じる。
まず、「トランジスタM1:オン,トランジスタM2:オフ」の期間から、「トランジスタM1:オフ,トランジスタM2:オン」の期間に遷移する際の動作について説明する。図4に示すように、コンパレータ12の出力信号SaがHレベルからLレベルに転じると、トランジスタM2のゲート駆動信号Sdを生成するためのフリップフロップ18のリセットが解除されるとともに、トランジスタM1のゲート駆動信号Scを生成するためのフリップフロップ17がリセットされてゲート駆動信号ScがHレベルからLレベルに転じる。
その後、ゲート駆動信号Scが完全にLレベルとなってトランジスタM1がオフに転じると、トランジスタM1、M2の双方がオフした状態となる。そのため、相互接続ノードN1の電位が検出閾値Vt1以下となり、コンパレータ13の出力信号SbがHレベルに転じる。これにより、フリップフロップ18の出力信号、つまりゲート駆動信号SdがHレベルに転じ、トランジスタM2のターンオンが開始される。
続いて、「トランジスタM1:オフ,トランジスタM2:オン」の期間から、「トランジスタM1:オン,トランジスタM2:オフ」の期間に遷移する際の動作について説明する。図4に示すように、コンパレータ12の出力信号SaがLレベルからHレベルに転じると、トランジスタM1のゲート駆動信号Scを生成するためのフリップフロップ17のリセットが解除されるとともに、トランジスタM2のゲート駆動信号Sdを生成するためのフリップフロップ18がリセットされてゲート駆動信号SdがHレベルからLレベルに転じる。
その後、ゲート駆動信号Sdが完全にLレベルとなってトランジスタM2がオフに転じると、相互接続ノードN1の電位が検出閾値Vt1以下となり、コンパレータ13の出力信号SbがHレベルに転じる。これにより、フリップフロップ17の出力信号、ひいてはゲート駆動信号ScがHレベルに転じ、トランジスタM1のターンオンが開始される。
以上説明した本実施形態によれば、次のような効果が得られる。
同期整流方式のスイッチングレギュレータ1では、2つのトランジスタM1、M2の双方がオフするときには、整流側のスイッチング素子であるトランジスタM2に対して並列に設けられたダイオードD2によりコイルL1に蓄えられたエネルギーを出力端子4へと還流する整流動作が行われる。そして、本実施形態のように降圧動作を行うスイッチングレギュレータ1の場合、上記整流動作が行われることで、2つのトランジスタM1、M2の相互接続ノードN1の電位は、低電位側電源線3の電位よりもダイオードD2の順方向電圧Vfだけ低い電位、つまり「−Vf」となる。
同期整流方式のスイッチングレギュレータ1では、2つのトランジスタM1、M2の双方がオフするときには、整流側のスイッチング素子であるトランジスタM2に対して並列に設けられたダイオードD2によりコイルL1に蓄えられたエネルギーを出力端子4へと還流する整流動作が行われる。そして、本実施形態のように降圧動作を行うスイッチングレギュレータ1の場合、上記整流動作が行われることで、2つのトランジスタM1、M2の相互接続ノードN1の電位は、低電位側電源線3の電位よりもダイオードD2の順方向電圧Vfだけ低い電位、つまり「−Vf」となる。
本実施形態では、このような点に着目し、制御部5は、トランジスタM1、M2のうち一方をオフした後、コンパレータ13を介して相互接続ノードN1の電位が検出閾値Vt1(=−Vf)以下になったことを検出すると、トランジスタM1、M2のうち他方をオンするようにしている。このようにすれば、トランジスタM1、M2のうち一方が確実にオフとなってから、トランジスタM1、M2のうち他方をオンすることができる。
そして、この場合、トランジスタM1、M2を駆動するためのゲート駆動信号Sc、Sdをモニタする必要がないため、遅延回路を設けることによる弊害、つまりデッドタイムがむやみに長くなるといった問題も生じない。したがって、本実施形態によれば、降圧動作を実行するスイッチングレギュレータ1の電力変換効率が低下することなく、2つのトランジスタM1、M2が同時にオンすることで流れる貫通電流の発生を防止することができる。
本実施形態では、コンパレータ13の出力信号Sbのレベルに基づいて、トランジスタM1、M2の双方がオフしている状態であるか否かを判断することができる。そして、コンパレータ13は、電流源20、抵抗素子21、カレントミラー回路22、トランジスタM5およびダイオードD5により構成されている。つまり、本実施形態では、複雑な回路構成やソフトウェア処理などを要することなく、上述したような簡単な構成で、トランジスタM1、M2の双方がオフしている状態を精度良く検出することができる。
(第2実施形態)
以下、第2実施形態について図5〜図7を参照して説明する。
図5に示すように、本実施形態のスイッチングレギュレータ31は、第1実施形態のスイッチングレギュレータ1と同様、同期整流方式のスイッチング電源である。ただし、スイッチングレギュレータ31は、スイッチングレギュレータ1と同様の降圧動作だけでなく、入力電圧+Bを昇圧して出力する昇圧動作も実行可能に構成されている。具体的には、スイッチングレギュレータ31は、入力電圧+Bが出力電圧Vo6の目標値よりも高いときには降圧動作を行い、入力電圧+Bが出力電圧Vo6の目標値以下のときには昇圧動作を行うようになっている。
以下、第2実施形態について図5〜図7を参照して説明する。
図5に示すように、本実施形態のスイッチングレギュレータ31は、第1実施形態のスイッチングレギュレータ1と同様、同期整流方式のスイッチング電源である。ただし、スイッチングレギュレータ31は、スイッチングレギュレータ1と同様の降圧動作だけでなく、入力電圧+Bを昇圧して出力する昇圧動作も実行可能に構成されている。具体的には、スイッチングレギュレータ31は、入力電圧+Bが出力電圧Vo6の目標値よりも高いときには降圧動作を行い、入力電圧+Bが出力電圧Vo6の目標値以下のときには昇圧動作を行うようになっている。
そのため、昇圧動作を行う際に相補的にオンオフされる2つのトランジスタM31、M32を備えている。トランジスタM31はPチャネル型のMOSトランジスタであり、トランジスタM32はNチャネル型のMOSトランジスタであり、いずれもスイッチング素子に相当する。トランジスタM1、M2、M31、M32の駆動を制御する制御部32は、制御部5と同様にICとして構成されている。つまり、この場合、トランジスタM1、M2、M31、M32は、外付けの構成となっている。
また、この場合、トランジスタM1がPチャネル型のMOSトランジスタに変更されており、これに応じてブートストラップ回路7が省かれている。そして、トランジスタM1のドレイン・ソース間には、ドレイン側をアノードとしたダイオードD1が接続されている。
トランジスタM31のソースは出力端子4に接続される出力電源線33に接続されており、トランジスタM32のソースは低電位側電源線3に接続されている。また、トランジスタM31、M32の各ドレインが接続されている。つまり、トランジスタM31、M32は、出力電源線33および低電位側電源線3の間に直列接続されている。なお、出力電源線33は、高電位側電源線に相当するもので、制御部32の端子Vo6_Mに接続されている。
トランジスタM31のドレイン・ソース間には、ドレイン側をアノードとしたダイオードD31が接続されている。また、トランジスタM32のドレイン・ソース間には、ソース側をアノードとしたダイオードD32が接続されている。この場合、ダイオードD31、D32は、トランジスタM31、M32の寄生のボディダイオードである。トランジスタM31、M32の各ゲートは、それぞれ静電気対策用の抵抗R31、R32を介して制御部32の端子G31、G32に接続されている。
トランジスタM31、M32の相互接続ノードN31は、制御部32の端子LX2に接続されている。なお、この場合、トランジスタM1、M2の相互接続ノードN1が接続される端子は、端子LX1となっており、その名称が変更されている。この場合、コイルL1は、相互接続ノードN1、N31間に接続されている。
上記構成において、トランジスタM31は、コイルL1に蓄えられたエネルギーを出力端子4側へと還流する整流動作を行う整流側のスイッチング素子に相当する。また、ダイオードD31は、その整流側のスイッチング素子に並列に設けられた整流素子に相当する。
制御部32は、制御部5に対し、反転バッファ15、16およびレベルシフト回路19に代えて反転バッファ34を備えている点、電圧源35、コンパレータ36、37、AND回路38、+Bモニタ回路39、反転バッファ40〜42、D型のフリップフロップ43、44が追加されている点などが異なる。
この場合、フリップフロップ17の出力信号は、反転バッファ34を介して端子G1に与えられている。また、誤差アンプ10から出力される誤差信号は、レベルシフト用の電圧源35を介してコンパレータ36の非反転入力端子に与えられている。コンパレータ36の反転入力端子には、三角波信号生成回路11から出力される三角波信号が与えられている。
コンパレータ36の出力信号Seは、AND回路38の一方の入力端子に与えられている。AND回路38の他方の入力端子には、+Bモニタ回路39の出力信号が与えられている。+Bモニタ回路39には、端子BTを介して入力電圧+Bが与えられている。+Bモニタ回路39は、入力電圧+Bの電圧値を検出し、その検出値が出力電圧Vo6の目標値よりも高い場合にはLレベルの信号を出力し、その検出値が出力電圧Vo6の目標値以下である場合にはHレベルの信号を出力する。
AND回路38の出力信号は、反転バッファ40に入力されている。反転バッファ40の出力信号は、反転バッファ41を介してフリップフロップ43のリセット端子Rに与えられるとともに、フリップフロップ44のリセット端子Rに与えられている。フリップフロップ43、44の各入力端子Dには、コンパレータ37の出力信号Sfが与えられている。
フリップフロップ43の出力端子Qから出力される信号は、反転バッファ42を介して端子G31に与えられている。この場合、反転バッファ42の出力信号が、トランジスタM31を駆動するためのゲート駆動信号Sgとなる。フリップフロップ44の出力端子Qから出力される信号は、端子G32に与えられている。この場合、フリップフロップ44の出力信号が、トランジスタM32を駆動するためのゲート駆動信号Shとなる。
コンパレータ37の反転入力端子は端子Vo6_Mに接続され、コンパレータ37の非反転入力端子は端子LX2に接続されている。コンパレータ37は、出力電源線33の電位を基準に端子LX2、つまり相互接続ノードN31の電位を検出するもので、電位検出部に相当する。コンパレータ37は、相互接続ノードN31の電位が検出閾値Vt2以上のときにHレベルの出力信号Sfを出力するとともに、相互接続ノードN31の電位が検出閾値Vt2未満のときにLレベルの出力信号Sfを出力するようになっている。
検出閾値Vt2は、出力電源線33の電位(=Vo6)よりもダイオードD31の順方向電圧Vfだけ高い電位であり、下記(2)式により表される。
Vt2=Vo6+Vf …(2)
Vt2=Vo6+Vf …(2)
このようなコンパレータ37の具体的な構成としては、例えば図6に示すような構成を採用することができる。図6に示すように、コンパレータ37は、いずれもPチャネル型のMOSトランジスタであるトランジスタM33〜M35、電流源45、抵抗素子46および反転バッファ47を備えている。トランジスタM33、M34は、カレントミラー回路48を構成するように接続されている。トランジスタM33、M34の共通のソースは、コンパレータ37の反転入力端子IN−に接続されている。
トランジスタM33、M34の共通のゲートは、トランジスタM35のソースに接続されている。トランジスタM33のドレインとグランドとの間には、電流源45が接続されている。トランジスタM34のドレインは、抵抗素子46を介してグランドに接続されるとともに、反転バッファ47を介してコンパレータ37の出力端子OUTに接続されている。
トランジスタM35は、いわゆるダイオード接続されており、そのドレインはコンパレータ37の非反転入力端子IN+に接続されている。トランジスタM35のソース・ドレイン間には、ドレイン側をアノードとしたダイオードD35が接続されている。この場合、ダイオードD35は、トランジスタM35の寄生のボディダイオードであり、その順方向電圧はダイオードD31の順方向電圧Vfと同様の電圧値となっている。
上記構成において、抵抗素子46は、カレントミラー回路48のミラー電流経路側に配置され、ミラー電流の通電状態に応じて信号を出力する信号出力部に相当する。また、トランジスタM35およびダイオードD35は、カレントミラー回路48の主電流経路を流れる主経路電流を制御する通電制御部に相当する。
上記構成のコンパレータ37の基本的な動作として以下の通りである。
[1]相互接続ノードN31の電位が検出閾値Vt2以上のとき
この場合、非反転入力端子IN+の電位が、出力電圧Vo6よりも順方向電圧Vf以上高い電位となる。そのため、「相互接続ノードN31→トランジスタM35→電流源45→グランド」という経路で電流が流れる。このとき、トランジスタM33のゲートは、ほぼ出力電圧Vo6となる。そのため、トランジスタM33、M34がオフしてカレントミラー回路48のミラー電流経路にミラー電流が流れず、出力端子OUTの電位がHレベルとなる。つまり、相互接続ノードN31の電位が検出閾値Vt2以上のとき、コンパレータ37は、Hレベルの出力信号Sfを出力する。
[1]相互接続ノードN31の電位が検出閾値Vt2以上のとき
この場合、非反転入力端子IN+の電位が、出力電圧Vo6よりも順方向電圧Vf以上高い電位となる。そのため、「相互接続ノードN31→トランジスタM35→電流源45→グランド」という経路で電流が流れる。このとき、トランジスタM33のゲートは、ほぼ出力電圧Vo6となる。そのため、トランジスタM33、M34がオフしてカレントミラー回路48のミラー電流経路にミラー電流が流れず、出力端子OUTの電位がHレベルとなる。つまり、相互接続ノードN31の電位が検出閾値Vt2以上のとき、コンパレータ37は、Hレベルの出力信号Sfを出力する。
[2]相互接続ノードN31の電位が検出閾値Vt2未満のとき
この場合、非反転入力端子IN+の電位が、出力電圧Vo6よりも順方向電圧Vf以上高い電位とはならず、それよりも低い電位となる。そのため、トランジスタM33、M34がオンしてカレントミラー回路48のミラー電流経路にミラー電流が流れ、出力端子OUTの電位がLレベルとなる。つまり、相互接続ノードN31の電位が検出閾値Vt2未満のとき、コンパレータ37は、Lレベルの出力信号Sfを出力する。
この場合、非反転入力端子IN+の電位が、出力電圧Vo6よりも順方向電圧Vf以上高い電位とはならず、それよりも低い電位となる。そのため、トランジスタM33、M34がオンしてカレントミラー回路48のミラー電流経路にミラー電流が流れ、出力端子OUTの電位がLレベルとなる。つまり、相互接続ノードN31の電位が検出閾値Vt2未満のとき、コンパレータ37は、Lレベルの出力信号Sfを出力する。
次に、上記構成による昇圧動作について説明する。したがって、この場合、入力電圧+Bは、出力電圧Vo6の目標値以下となっていることとする。なお、降圧動作については、第1実施形態と同様であるため、説明を省略する。
[1]コンパレータ37による電位検出動作
ハイサイド側のトランジスタM31がオンであり、且つロウサイド側のトランジスタM32がオフであるとき、コイルL1からトランジスタM31を介して出力端子4に向けて電流が流れる状態、つまりトランジスタM31を介してコイルL1に蓄えられたエネルギーを出力端子4側へと還流する整流動作が行われる状態となっている。そのため、相互接続ノードN31の電位は、出力電圧Vo6より高い電位となる。しかし、トランジスタM31のオン抵抗RonとコイルL1に流れる電流ILXとの積として表されるトランジスタM31での電圧降下は、ダイオードD31などの順方向電圧Vfに比べ小さい値となる。そのため、このとき、相互接続ノードN31の電位は、検出閾値Vt2未満となる。したがって、コンパレータ37の出力信号SfはLレベルとなる。
ハイサイド側のトランジスタM31がオンであり、且つロウサイド側のトランジスタM32がオフであるとき、コイルL1からトランジスタM31を介して出力端子4に向けて電流が流れる状態、つまりトランジスタM31を介してコイルL1に蓄えられたエネルギーを出力端子4側へと還流する整流動作が行われる状態となっている。そのため、相互接続ノードN31の電位は、出力電圧Vo6より高い電位となる。しかし、トランジスタM31のオン抵抗RonとコイルL1に流れる電流ILXとの積として表されるトランジスタM31での電圧降下は、ダイオードD31などの順方向電圧Vfに比べ小さい値となる。そのため、このとき、相互接続ノードN31の電位は、検出閾値Vt2未満となる。したがって、コンパレータ37の出力信号SfはLレベルとなる。
トランジスタM31がオフであり、且つトランジスタM32がオンであるとき、コイルL1からトランジスタM32を介して低電位側電源線3へと電流が流れる状態となっている。そのため、相互接続ノードN31の電位は、ほぼ0Vであり、検出閾値Vt2未満となっている。したがって、コンパレータ37の出力信号SfはLレベルとなる。
トランジスタM31、M32の双方がオフであるとき、コイルL1からダイオードD32を介して出力端子4に向けて電流が流れる状態、つまり、ダイオードD32を介してコイルL1に蓄えられたエネルギーを出力端子4側へと還流する整流動作が行われる状態となっている。そのため、相互接続ノードN31の電位は、出力電圧Vo6よりもダイオードD2の順方向電圧Vfだけ高い負電位であり、検出閾値Vt2以上となる。したがって、コンパレータ37の出力信号SfはHレベルとなる。
このように、コンパレータ37の出力信号Sfは、トランジスタM31、M32の双方がオフしているときにHレベルとなり、トランジスタM31、M32のうち少なくとも一方がオンしているときにはLレベルとなる。したがって、本実施形態の構成では、コンパレータ37の出力信号Sfのレベルに基づいて、トランジスタM31、M32の双方がオフしている状態であるか否かを判断することができる。
[2]スイッチングレギュレータ31全体の動作
まず、「トランジスタM31:オン,トランジスタM32:オフ」の期間から、「トランジスタM31:オフ,トランジスタM32:オン」の期間に遷移する際の動作について説明する。図7に示すように、コンパレータ36の出力信号SeがHレベルからLレベルに転じると、トランジスタM32のゲート駆動信号Shを生成するためのフリップフロップ44のリセットが解除されるとともに、トランジスタM31のゲート駆動信号Sgを生成するためのフリップフロップ43がリセットされてゲート駆動信号SgがLレベルからHレベルに転じる。
まず、「トランジスタM31:オン,トランジスタM32:オフ」の期間から、「トランジスタM31:オフ,トランジスタM32:オン」の期間に遷移する際の動作について説明する。図7に示すように、コンパレータ36の出力信号SeがHレベルからLレベルに転じると、トランジスタM32のゲート駆動信号Shを生成するためのフリップフロップ44のリセットが解除されるとともに、トランジスタM31のゲート駆動信号Sgを生成するためのフリップフロップ43がリセットされてゲート駆動信号SgがLレベルからHレベルに転じる。
その後、ゲート駆動信号Sgが完全にHレベルとなってトランジスタM31がオフに転じると、トランジスタM31、M32の双方がオフした状態となる。そのため、相互接続ノードN31の電位が検出閾値Vt2以上となり、コンパレータ37の出力信号SfがHレベルに転じる。これにより、フリップフロップ44の出力信号、つまりゲート駆動信号ShがHレベルに転じ、トランジスタM32のターンオンが開始される。
続いて、「トランジスタM31:オフ,トランジスタM32:オン」の期間から、「トランジスタM31:オン,トランジスタM32:オフ」の期間に遷移する際の動作について説明する。図7に示すように、コンパレータ36の出力信号SeがLレベルからHレベルに転じると、トランジスタM31のゲート駆動信号Sgを生成するためのフリップフロップ43のリセットが解除されるとともに、トランジスタM32のゲート駆動信号Shを生成するためのフリップフロップ44がリセットされてゲート駆動信号ShがHレベルからLレベルに転じる。
その後、ゲート駆動信号Shが完全にLレベルとなってトランジスタM32がオフに転じると、相互接続ノードN31の電位が検出閾値Vt2以上となり、コンパレータ37の出力信号SfがHレベルに転じる。これにより、フリップフロップ43の出力信号がHレベルに転じてゲート駆動信号SgがLレベルに転じ、トランジスタM31のターンオンが開始される。
以上説明した本実施形態によれば、次のような効果が得られる。
スイッチングレギュレータ31では、昇圧動作時、2つのトランジスタM31、M32の双方がオフするときには、整流側のスイッチング素子であるトランジスタM32に対して並列に設けられたダイオードD32によりコイルL1に蓄えられたエネルギーを出力端子4へと還流する整流動作が行われる。昇圧動作時、上記整流動作が行われることで、2つのトランジスタM31、M32の相互接続ノードN31の電位は、出力電源線33の電位、つまり出力電圧Vo6よりもダイオードD32の順方向電圧Vfだけ高い電位、つまり「Vo6+Vf」となる。
スイッチングレギュレータ31では、昇圧動作時、2つのトランジスタM31、M32の双方がオフするときには、整流側のスイッチング素子であるトランジスタM32に対して並列に設けられたダイオードD32によりコイルL1に蓄えられたエネルギーを出力端子4へと還流する整流動作が行われる。昇圧動作時、上記整流動作が行われることで、2つのトランジスタM31、M32の相互接続ノードN31の電位は、出力電源線33の電位、つまり出力電圧Vo6よりもダイオードD32の順方向電圧Vfだけ高い電位、つまり「Vo6+Vf」となる。
本実施形態では、このような点に着目し、制御部32は、トランジスタM31、M32のうち一方をオフした後、コンパレータ37を介して相互接続ノードN31の電位が検出閾値Vt2(=Vo6+Vf)以上になったことを検出すると、トランジスタM31、M32のうち他方をオンするようにしている。このようにすれば、トランジスタM31、M32のうち一方が確実にオフとなってから、トランジスタM31、M32のうち他方をオンすることができる。
そして、この場合、トランジスタM31、M32を駆動するためのゲート駆動信号Sg、Shをモニタする必要がないため、遅延回路を設けることによる弊害、つまりデッドタイムがむやみに長くなるといった問題も生じない。したがって、本実施形態によれば、昇圧動作を実行する際、スイッチングレギュレータ31の電力変換効率が低下することなく、2つのトランジスタM31、M32が同時にオンすることで流れる貫通電流の発生を防止することができる。
本実施形態では、コンパレータ37の出力信号Sfのレベルに基づいて、トランジスタM31、M32の双方がオフしている状態であるか否かを判断することができる。そして、コンパレータ37は、電流源45、抵抗素子46、反転バッファ47、カレントミラー回路48、トランジスタM35およびダイオードD35により構成されている。つまり、本実施形態では、複雑な回路構成やソフトウェア処理などを要することなく、上述したような簡単な構成で、トランジスタM31、M32の双方がオフしている状態を精度良く検出することができる。
(第3実施形態)
以下、第3実施形態について図8を参照して説明する。
図8に示すように、本実施形態のスイッチングレギュレータ51の制御部52は、第1実施形態の制御部5が備える各構成に加え、さらに、反転バッファ53、遅延回路54、OR回路55およびAND回路56を備えている。なお、これら追加された構成により、制御部52からトランジスタM2の制御端子であるゲートに与えられる制御信号に相当するゲート駆動信号Sdをモニタするモニタ回路57が構成されている。
以下、第3実施形態について図8を参照して説明する。
図8に示すように、本実施形態のスイッチングレギュレータ51の制御部52は、第1実施形態の制御部5が備える各構成に加え、さらに、反転バッファ53、遅延回路54、OR回路55およびAND回路56を備えている。なお、これら追加された構成により、制御部52からトランジスタM2の制御端子であるゲートに与えられる制御信号に相当するゲート駆動信号Sdをモニタするモニタ回路57が構成されている。
この場合、フリップフロップ18の出力信号、つまりゲート駆動信号Sdは、反転バッファ53を介して遅延回路54に入力されている。遅延回路54の出力信号は、OR回路55の一方の入力端子に与えられている。OR回路55の他方の入力端子には、フリップフロップ17の出力信号が与えられている。
OR回路55の出力信号は、AND回路56の一方の入力端子に与えられている。AND回路56の他方の入力端子には、コンパレータ12の出力信号Saが与えられている。AND回路56の出力信号は、レベルシフト回路19、反転バッファ15、16を介して端子G1に与えられている。
同期整流方式のスイッチングレギュレータにおいて、負荷が軽い場合、ロウサイド側のトランジスタM2がオンのときに出力端子4からコイルL1を介してグランドへと通常とは逆向きの電流が流れる(逆流状態)。このような場合、トランジスタM2がオフしても、トランジスタM2と並列に設けられたダイオードD2を介した還流電流が流れない(還流動作が行われない)。
そのため、トランジスタM1、M2の双方がオフしたときに、相互接続ノードN1の電位が負電位(−Vf)にならず、コンパレータ13による電位検出だけでは、トランジスタM1、M2の双方がオフしたことを検出することができず、他方のトランジスタM1のターンオン動作が開始されなくなってしまう。
そこで、本実施形態の制御部52は、トランジスタM2のゲート駆動信号Sdをモニタした結果を表す信号であり且つ十分に遅延を持たせた信号と、コンパレータ13の出力信号との論理和(OR)を取った信号により、トランジスタM1を駆動するような構成としている。
このような構成によれば、逆流状態であることに起因して、コンパレータ12の出力信号SaがLレベルからHレベルに転じた後、コンパレータ13の出力信号SbがHレベルに転じない場合でも、出力信号Saが反転してから所定の遅延時間が経過するとトランジスタM1のターンオンが行われる。なお、上記遅延時間は、遅延回路54によるディレイ時間などにより決定される。
したがって、本実施形態によれば、第1実施形態と同様の効果が得られるうえ、さらに、負荷が軽いことなどに起因して出力端子4からトランジスタM2を介してグランドへと逆流が生じている状態であっても、確実に他方のトランジスタM1のターンオン動作を開始させることができる。
(その他の実施形態)
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
第1および第3実施形態では、ハイサイド側のスイッチング素子としてNチャネル型のMOSトランジスタを用いた構成としたが、Pチャネル型のMOSトランジスタを用いた構成としてもよい。その場合、ブートストラップ回路7などを省くことができる。また、第2実施形態では、ハイサイド側のスイッチング素子としてPチャネル型のMOSトランジスタを用いた構成としたが、Nチャネル型のMOSトランジスタを用いた構成としてもよい。その場合、ブートストラップ回路を追加すればよい。さらに、スイッチング素子としては、MOSトランジスタに限らずともよく、例えばIGBTやバイポーラトランジスタなど、種々のスイッチング素子を用いることができる。
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
第1および第3実施形態では、ハイサイド側のスイッチング素子としてNチャネル型のMOSトランジスタを用いた構成としたが、Pチャネル型のMOSトランジスタを用いた構成としてもよい。その場合、ブートストラップ回路7などを省くことができる。また、第2実施形態では、ハイサイド側のスイッチング素子としてPチャネル型のMOSトランジスタを用いた構成としたが、Nチャネル型のMOSトランジスタを用いた構成としてもよい。その場合、ブートストラップ回路を追加すればよい。さらに、スイッチング素子としては、MOSトランジスタに限らずともよく、例えばIGBTやバイポーラトランジスタなど、種々のスイッチング素子を用いることができる。
上記各実施形態では、MOSトランジスタのボディダイオードを整流素子として用いていたが、整流素子としては、寄生の素子でなくともよく、別途ダイオードを設ける構成であってもよい。
検出閾値Vt1は、上記(1)式に示した値に限らずともよく、降圧動作の際にトランジスタM1、M2の双方がオフしたことを検出できる値であれば適宜変更可能である。また、検出閾値Vt2は、上記(2)式に示した値に限らずともよく、昇圧動作の際にトランジスタM21、M22の双方がオフしたことを検出できる値であれば適宜変更可能である。
第2実施形態のスイッチングレギュレータ31から、降圧動作を実行するための構成を省いてもよい。つまり、本発明は、昇圧動作だけを実行可能とするスイッチングレギュレータにも適用することができる。
1、31、51…スイッチングレギュレータ、2…高電位側電源線、3…低電位側電源線、4…出力端子、5、32、52…制御部、6…平滑回路、13、37…コンパレータ、C1…コンデンサ、D2、D31…ダイオード、L1…コイル、M1、M2、M31、M32…トランジスタ、N1、N31…相互接続ノード。
Claims (7)
- 高電位側電源線(2、33)および低電位側電源線(3)の間に直列接続されるとともに、相補的にオンオフされる2つのスイッチング素子(M1、M2、M31、M32)と、
前記2つのスイッチング素子の相互接続ノード(N1、N31)に一端が接続されたコイル(L1)と、出力端子(4)に一端が接続されたコンデンサ(C1)と、からなる平滑回路(6)と、
前記2つのスイッチング素子のうち、前記コイルに蓄えられたエネルギーを前記出力端子側へと還流する整流動作を行う整流側のスイッチング素子(M2、M31)に対して並列に設けられた整流素子(D2、D31)と、
前記2つのスイッチング素子のオンオフを制御する制御部(5、32、52)と、
前記制御部は、
前記相互接続ノードの電位を検出する電位検出部(13、37)を備え、
一方の前記スイッチング素子をオフした後、前記電位検出部を介して前記相互接続ノードの電位が、前記低電位側電源線の電位よりも前記整流素子の順方向電圧に対応する所定値だけ低い電位、または前記高電位側電源線の電位よりも前記所定値だけ高い電位になったことを検出すると、他方の前記スイッチング素子をオンする同期整流方式のスイッチングレギュレータ。 - 前記高電位側電源線(2)および前記低電位側電源線(3)を通じて入力される入力電圧を降圧する降圧動作を実行可能に構成され、
前記相互接続ノード(N1)および前記低電位側電源線の間に接続された前記スイッチング素子(M2)が整流側のスイッチング素子であり、
前記制御部は、一方の前記スイッチング素子をオフした後、前記電位検出部を介して前記相互接続ノードの電位が、前記低電位側電源線の電位よりも前記所定値だけ低い電位になったことを検出すると、他方の前記スイッチング素子をオンする請求項1に記載の同期整流方式のスイッチングレギュレータ。 - 前記電位検出部(13)は、
カレントミラー回路(22)と、
前記カレントミラー回路のミラー電流経路側に配置され、前記ミラー電流の通電状態に応じて信号を出力する信号出力部(21)と、
前記カレントミラー回路の主電流経路を流れる主経路電流を制御するものであり、前記接続ノードの電位が前記低電位側電源線の電位よりも前記所定値だけ低い電位以下の電位である状態では前記主経路電流を流さず、前記相互接続ノードの電位が前記低電位側電源線の電位よりも前記所定値だけ低い電位よりも高い電位である状態では前記主経路電流を流す通電制御部(M5、D5)と、
を備える請求項2に記載の同期整流方式のスイッチングレギュレータ。 - 入力された電圧を昇圧して前記高電位側電源線(33)および前記低電位側電源線(3)を通じて出力する昇圧動作を実行可能に構成され、
前記高電位側電源線(33)および前記相互接続ノード(N31)の間に接続された前記スイッチング素子(M31)が整流側のスイッチング素子であり、
前記制御部は、一方の前記スイッチング素子をオフした後、前記電位検出部を介して前記相互接続ノードの電位が、前記高電位側電源線の電位よりも前記所定値だけ高い電位になったことを検出すると、他方の前記スイッチング素子をオンする請求項1に記載の同期整流方式のスイッチングレギュレータ。 - 前記電位検出部(37)は、
カレントミラー回路(48)と、
前記カレントミラー回路のミラー電流経路側に配置され、前記ミラー電流の通電状態に応じて信号を出力する信号出力部(46)と、
前記カレントミラー回路の主電流経路を流れる主経路電流を制御するものであり、前記接続ノードの電位が前記高電位側電源線の電位よりも前記所定値だけ高い電位以上の電位である状態では前記主経路電流を流さず、前記相互接続ノードの電位が前記高電位側電源線の電位よりも前記所定値だけ高い電位未満の電位である状態では前記主経路電流を流す通電制御部(M35、D35)と、
を備える請求項4に記載の同期整流方式のスイッチングレギュレータ。 - 前記制御部(52)は、
前記制御部から前記整流側のスイッチング素子(M2)の制御端子に与えられる制御信号をモニタするモニタ回路(57)を備え、
一方の前記スイッチング素子をオフした後、前記電位検出部を介して前記相互接続ノードの電位が前記低電位側電源線の電位よりも前記所定値だけ低い電位になったことが検出されなくとも、前記モニタ回路を介して前記制御信号が前記整流側のスイッチング素子をオフするレベルであることを検出すると、所定の遅延時間が経過してから他方の前記スイッチング素子をオンする請求項2または3に記載の同期整流方式のスイッチングレギュレータ。 - 前記スイッチング素子はMOSトランジスタであり、
前記整流素子は、前記MOSトランジスタのボディダイオード(D2、D31)である請求項1から6のいずれか一項に記載の同期整流方式のスイッチングレギュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016126751A JP2018007307A (ja) | 2016-06-27 | 2016-06-27 | 同期整流方式のスイッチングレギュレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016126751A JP2018007307A (ja) | 2016-06-27 | 2016-06-27 | 同期整流方式のスイッチングレギュレータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018007307A true JP2018007307A (ja) | 2018-01-11 |
Family
ID=60948141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016126751A Pending JP2018007307A (ja) | 2016-06-27 | 2016-06-27 | 同期整流方式のスイッチングレギュレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018007307A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111525823A (zh) * | 2019-02-05 | 2020-08-11 | 罗姆股份有限公司 | 桥式输出电路、电源装置及半导体装置 |
CN115693873A (zh) * | 2022-12-21 | 2023-02-03 | 深圳市微源半导体股份有限公司 | 反馈调节充电电路和电子设备 |
-
2016
- 2016-06-27 JP JP2016126751A patent/JP2018007307A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111525823A (zh) * | 2019-02-05 | 2020-08-11 | 罗姆股份有限公司 | 桥式输出电路、电源装置及半导体装置 |
JP2020127145A (ja) * | 2019-02-05 | 2020-08-20 | ローム株式会社 | ブリッジ出力回路、電源装置及び半導体装置 |
JP7295647B2 (ja) | 2019-02-05 | 2023-06-21 | ローム株式会社 | ブリッジ出力回路、電源装置及び半導体装置 |
CN111525823B (zh) * | 2019-02-05 | 2023-11-17 | 罗姆股份有限公司 | 桥式输出电路、电源装置及半导体装置 |
CN115693873A (zh) * | 2022-12-21 | 2023-02-03 | 深圳市微源半导体股份有限公司 | 反馈调节充电电路和电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6486139B2 (ja) | デッドタイム調整回路 | |
JP4810283B2 (ja) | スイッチング制御回路 | |
JP2006158067A (ja) | 電源ドライバ回路 | |
JP5330084B2 (ja) | 電流検出回路及びこれを用いたスイッチングレギュレータ | |
JP5865028B2 (ja) | Dcーdcコンバータ | |
JP2014023272A (ja) | スイッチング電源回路 | |
JP2010130785A (ja) | Dc−dcコンバータの制御回路、dc−dcコンバータの制御方法及び電子機器 | |
US9531259B2 (en) | Power supply circuit | |
JP2012191821A (ja) | 電流方向検出回路及びdc−dcコンバータ | |
US20160065074A1 (en) | Dc-dc converter and control method for the same | |
US20120139583A1 (en) | Driving circuit with zero current shutdown and a driving method thereof | |
JP2016073141A (ja) | 同期整流装置およびこれを用いたオルタネータ | |
JP2018007386A (ja) | Dc−dcコンバータおよび電源装置 | |
JP2006333689A (ja) | Dc−dcコンバータ | |
US9887625B2 (en) | Output current monitor circuit for switching regulator | |
JP2018007307A (ja) | 同期整流方式のスイッチングレギュレータ | |
JP2013247574A (ja) | Pwm信号生成回路および半導体装置 | |
JP2018130011A (ja) | スイッチングレギュレータ及びその制御装置 | |
JP2008172969A (ja) | 半導体集積回路 | |
JP2007151322A (ja) | 電源回路およびdc−dcコンバータ | |
JP6459917B2 (ja) | 通電素子駆動装置 | |
JP5200787B2 (ja) | スイッチング電源装置 | |
JP2016116261A (ja) | スイッチング電源回路 | |
JP5009083B2 (ja) | スイッチング電源回路 | |
JP2008061390A (ja) | 半導体装置、降圧チョッパレギュレータ、電子機器 |