JP4089445B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP4089445B2 JP4089445B2 JP2003013492A JP2003013492A JP4089445B2 JP 4089445 B2 JP4089445 B2 JP 4089445B2 JP 2003013492 A JP2003013492 A JP 2003013492A JP 2003013492 A JP2003013492 A JP 2003013492A JP 4089445 B2 JP4089445 B2 JP 4089445B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- level
- pwm
- signal
- pwm drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000005070 sampling Methods 0.000 claims description 93
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
- H02P7/06—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual DC dynamo-electric motor by varying field or armature current
- H02P7/18—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual DC dynamo-electric motor by varying field or armature current by master control with auxiliary power
- H02P7/24—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual DC dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices
- H02P7/28—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual DC dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices
- H02P7/285—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual DC dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only
- H02P7/29—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual DC dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only using pulse modulation
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0012—Control circuits using digital or numerical techniques
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
- Control Of Direct Current Motors (AREA)
- Pulse Circuits (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップ上に、アナログ電圧をサンプリングし該電圧を処理するアナログ電圧処理部と、デジタル処理に基づいてＰＷＭ駆動信号を生成するＰＷＭ駆動部とが形成された半導体集積回路装置に関する。
【０００２】
【従来の技術】
デジタルアナログ混載ＩＣであって、アナログ回路に含まれるサンプリング処理部のサンプリング時間を決めるタイミング信号が、デジタル回路において他のデジタル回路と共通のマスタークロックを使って生成されているものを対象として、デジタル回路で発生するパルスノイズの影響がアナログ回路のサンプリング処理に及ばないようにする技術がある（特許文献１参照）。これは、タイミング信号の反転タイミングを、マスタークロックの立ち上がりまたは立ち下がりに対し、デジタル回路のゲート１段あたりの遅延時間よりも十分大きな一定時間以上の時間差を持つように設定することにより実現されている。
【０００３】
【特許文献１】
特開平９−１５３８０２号公報
【０００４】
【発明が解決しようとする課題】
この技術は、マスタークロックのように常に一定波形を持つノイズ発生源に対しては有効であり、上記タイミング信号の反転タイミングとマスタークロックの立ち上がりまたは立ち下がりとの時間差を一定時間に設定することができる。しかしながら、例えばパワー素子をＰＷＭ駆動する場合のＰＷＭ駆動信号のように、周期は一定であってもデューティ比が絶えず変化するような場合には、ＰＷＭ駆動信号の立ち下がり（または立ち上がり）のタイミングが変動するため適用することができない。
【０００５】
ＰＷＭ駆動されるパワー素子に流れる電流は、そのＰＷＭ駆動信号に応じて急峻に通断電されるため、たとえ半導体集積回路装置（ＩＣ）内にパワー素子が搭載されていなくても、パワー素子とＩＣとが電源を共通にするなどの事情がある場合には、ノイズが電源ラインを通して当該ＩＣ内のアナログ電圧処理部に入り込む。特に、ＰＷＭ駆動により制御されるモータやソレノイドなどは、比較的大きい電流容量を持つため、例えば車載機器などバッテリを共通の電源として使用せざるを得ない機器では、アナログ電圧処理部へのノイズの侵入が深刻な問題となっている。
【０００６】
本発明は上記事情に鑑みてなされたもので、その目的は、アナログ回路とデジタル回路が混載された半導体集積回路装置において、ＰＷＭ駆動部の動作に伴って発生するノイズのアナログ電圧処理部への影響を極力低減可能な半導体集積回路装置を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１に記載した手段によれば、ＰＷＭ駆動部が生成するＰＷＭ駆動信号のレベル変化に対応して、ＰＷＭ駆動部から出力される被駆動部（パワー素子など）の駆動電流（ゲート駆動電流、ベース駆動電流など）が変化し、あるいは被駆動部自体の通電電流が変化する。従って、半導体集積回路装置にＰＷＭ駆動部が設けられ、被駆動部と共用の電源線を通して電源が供給されていると、被駆動部が半導体集積回路装置に内蔵されているか外部に設けられるかに関わらず、ＰＷＭ駆動部においてＰＷＭ駆動信号のレベル変化時点あるいは被駆動部の通電状態変化時点でパルス状のノイズが発生する。
【０００８】
サンプリング信号生成回路は、ＰＷＭ駆動信号の周期開始時点である第１レベル（例えば被駆動部の断電状態に対応）から第２レベル（例えば被駆動部の通電状態に対応）への変化時点を取得し、当該時点から実際に被駆動部の通電状態が変化するまでの遅延時間ｔｄが経過した後の一定時点にアナログ電圧処理部に対してサンプリング信号を与える。つまり、本手段によれば、ＰＷＭ駆動信号が第２レベルにある期間内にサンプリング信号を与えることができるので、ＰＷＭ駆動信号の変化により生じるノイズとサンプリング信号とが時間的に重なり合うことがなくなる。また、サンプリング信号を等間隔で発生させることができる。従って、アナログ電圧処理部は、ノイズに影響されることなく、入力されるアナログ電圧を一定間隔で正確にサンプリングすることができる。
【０００９】
ただし、上記手段によりサンプリング信号を発生させると、ＰＷＭ駆動信号の第２レベルの時間幅が小さくなって上記遅延時間ｔｄ以下となった場合に、ＰＷＭ駆動信号の第２レベルから第１レベルへの変化とサンプリング信号とが重なる虞が生じる。従って、本手段は、遅延時間ｔｄが少なくともＰＷＭ駆動信号の第２レベルの最小時間幅よりも小さいことを条件として適用可能となる。
【００１０】
請求項２に記載した手段によれば、請求項１記載の手段に対して余裕時間ｔａが考慮され、被駆動部の通電状態が変化してからサンプリング信号が発生するまでの間に少なくとも余裕時間ｔａが確保されることになる。この余裕時間ｔａは正の値であって、被駆動部に流れる電流が変化するのに要する時間等を考慮して、ノイズとサンプリング信号とが重ならないように適宜設定される。
【００１１】
請求項３に記載した手段によれば、サンプリング信号生成回路は、ＰＷＭ駆動部から、ＰＷＭ駆動信号の各周期について周期開始時点を取得することができる。
【００１２】
請求項４に記載した手段によれば、サンプリング信号生成回路は、基準時間ｔｓを予め設定し、その基準時間ｔｓとＰＷＭ駆動信号の第２レベルの時間幅との大小関係に応じてサンプリング信号を生成する。具体的には、▲１▼基準時間ｔｓが第２レベルの時間幅よりも大きい場合には周期開始時点から（基準時間ｔｓ＋遅延時間ｔｄ）が経過した時点でサンプリング信号を出力し、▲２▼基準時間ｔｓが第２レベルの時間幅以下である場合には周期開始時点から基準時間ｔｓが経過した時点でサンプリング信号を出力する。
【００１３】
本手段によれば、サンプリング信号生成回路は、デューティ比が刻々と変化するＰＷＭ駆動信号において、第２レベルから第１レベルへの変化時点を避けるようにしてサンプリング信号を生成することができるので、ＰＷＭ駆動信号の変化により生じるノイズとサンプリング信号とが時間的に重なり合うことがなくなる。また、基準時間ｔｓと第２レベルの時間幅との大小関係によってサンプリング信号の発生タイミングは僅かに遅延時間ｔｄだけ異なるだけなので、サンプリング信号をほぼ等間隔で発生させることができる。従って、アナログ電圧処理部は、ノイズに影響されることなく、入力されるアナログ電圧をほぼ一定間隔で正確にサンプリングすることができる。
【００１４】
ただし、基準時間ｔｓを極端に小さく設定すると、ＰＷＭ駆動信号の第１レベルから第２レベルへの変化とサンプリング信号とが重なる虞が生じ、また極端に大きく設定すると、サンプリング信号を当該ＰＷＭ周期内に発生させることができない虞が生じる。そこで、基準時間ｔｓは、
遅延時間ｔｄ＜基準時間ｔｓ≦（ＰＷＭ駆動信号の周期−遅延時間ｔｄ）
なる条件を満たすように設定される。
【００１５】
請求項５に記載した手段によれば、請求項４記載の手段に対して余裕時間ｔａが考慮される。すなわち、上記▲１▼の場合、ＰＷＭ駆動信号の第２レベルから第１レベルへの変化に対応して被駆動部の通電状態が変化してからサンプリング信号が発生するまでの間に少なくとも余裕時間ｔａが確保されることになる。また、上記▲２▼の場合には、サンプリング信号が発生してから被駆動部の通電状態が変化するまでの間に少なくとも遅延時間ｔｄの余裕時間が確保されている。さらに、ＰＷＭ駆動信号の第１レベルから第２レベルへの変化に対しても余裕時間ｔａが確保される。余裕時間ｔａは正の値であって、被駆動部に流れる電流が変化するのに要する時間等を考慮して、ノイズとサンプリング信号とが重ならないように適宜設定される。
【００１６】
請求項６に記載した手段によれば、サンプリング信号生成回路は、ＰＷＭ駆動部から、ＰＷＭ駆動信号の各周期について周期開始時点と第２レベルの時間幅とを取得することができる。
【００１７】
【発明の実施の形態】
（第１の実施形態）
以下、本発明を車載モータ制御用のＩＣ（半導体集積回路装置）に適用した第１の実施形態について図１ないし図３を参照しながら説明する。
図１は、モータ駆動装置の電気的構成を示している。このモータ駆動装置１は、車両に搭載されたブラシ付きの直流モータ２の近傍に設置されており、図示しないＥＣＵ(Electronic Control Unit) からの指令信号Ｓｍに従ってモータ２を回転駆動するものである。モータ駆動装置１は、バッテリ（図示せず）から電源電圧の供給を受けて動作するが、バッテリ電圧ＶＢが変動してもモータ印加電圧が一定となるように、モータ２の両端電圧をフィードバック制御するようになっている。ここで、端子３、４は電源端子、端子５は信号入力端子、端子６ｐ、６ｎはモータ接続端子である。
【００１８】
モータ駆動装置１は、制御用のＩＣ７、パワー部８、モータ２の端子間電圧を検出する電圧検出回路９、および端子３と装置内の電源線１１との間に挿入されたフィルタ１０とから構成されている。パワー部８は、ハイサイドスイッチの形態に接続されたＰチャネル型パワーＭＯＳＦＥＴ（図示せず）から構成されており、該パワーＭＯＳＦＥＴは、ＩＣ７から出力されるＰＷＭ信号ＳPWM2によってオンオフ動作するようになっている。電圧検出回路９は、例えば抵抗分圧回路から構成されている。なお、端子６ｐと６ｎとの間には、電流還流用のダイオード（図示せず）が接続されている。
【００１９】
ＩＣ７には、フィルタ１０を通過した後のバッテリ電圧ＶＢが電源線１１を通して供給されている。図示しないが、ＩＣ７は電源回路を備えており、バッテリ電圧ＶＢに基づいて制御用の電源電圧Ｖcc（例えば５Ｖ）を生成するようになっている。
【００２０】
このＩＣ７はモノリシックＩＣであって、一つの半導体チップ上にアナログ回路部１２とデジタル回路部１３とが形成されている。両回路部１２、１３は、半導体チップ上で分離して配置されているが、電源を共用しているためにデジタル回路部１３の動作により生じるノイズがＩＣ内部の電源線等を通してアナログ回路部１２に侵入する虞がある。また、ＩＣ７とパワー部８は電源線１１を共用しているため、パワー部８のオンオフ動作により生じるノイズがＩＣ７に侵入する虞もある。
【００２１】
ＩＣ７のアナログ回路部１２は、フィルタ回路１４、Ａ／Ｄ変換器１５および基準電圧発生回路１６から構成されている。このうちフィルタ回路１４は、電圧検出回路９から出力される矩形状の信号電圧を平均化処理し、モータ２に印加される平均電圧を出力するようになっている。Ａ／Ｄ変換器１５（アナログ電圧処理部に相当）は、後述するサンプリング信号Ｓｔに同期して入力電圧Ｖin（モータ印加電圧）をサンプル・ホールドし、そのホールドされたサンプリング電圧をＡ／Ｄ変換してデジタルデータＤｍを出力するものである。その際に必要となる基準電圧Ｖref は、例えばバンドギャップレギュレータからなる基準電圧発生回路１６で生成される。なお、基準電圧発生回路１６は、バッテリ電圧ＶＢの下で動作するようになっている。
【００２２】
一方、デジタル回路部１３は、電源電圧Ｖccの下で動作する演算・制御部１７、ＰＷＭ信号生成回路１８、サンプリング信号生成回路２０と、バッテリ電圧ＶＢの下で動作するレベルシフト回路１９とから構成されている。このうち演算・制御部１７は、例えばゲートアレイを用いて構成されるもので、モータ印加電圧が一定となるように上記デジタルデータＤｍを基にＰＩ制御演算等を実行するようになっている。なお、ハードウェアによる構成に替えて、ＣＰＵを利用してソフトウェア処理する構成としても良い。
【００２３】
ＰＷＭ信号生成回路１８は、演算・制御部１７から出力された演算結果に基づいてＰＷＭ信号ＳPWM1を生成するものである。ＰＷＭ信号ＳPWM1のＬレベル（第１レベルに相当）、Ｈレベル（第２レベルに相当）は、それぞれパワー部８を構成するパワーＭＯＳＦＥＴのオフ状態、オン状態に相当し、そのＬレベルからＨレベルの変化時点がＰＷＭ周期の開始時点となっている。レベルシフト回路１９は、５Ｖ系のＰＷＭ信号ＳPWM1を電圧ＶＢ系のＰＷＭ信号ＳPWM2にレベル変換するもので、パワーＭＯＳＦＥＴを駆動するだけの電流出力能力を備えている。さらに、ＰＷＭ信号生成回路１８は、サンプリング信号生成回路２０に対して、上述の周期開始時点を示すパルス状のスタート信号Ｓｐ（図３（ｆ）参照）を出力するようになっている。なお、ＰＷＭ信号生成回路１８とレベルシフト回路１９は、一体として本発明でいうＰＷＭ駆動部に相当する。
【００２４】
サンプリング信号生成回路２０は、上記スタート信号Ｓｐ、遅延時間ｔｄおよび余裕時間ｔａに基づいてサンプリング信号Ｓｔを生成するもので、具体的には図２に示す構成となっている。ここで、遅延時間ｔｄとは、ＰＷＭ信号ＳPWM1のレベルが変化してからパワー部８の通電電流が実際に変化するまでの遅れ時間であり、余裕時間ｔａとは、サンプリング信号Ｓｔと後述するＰＷＭノイズとの間の余裕時間である。
【００２５】
タイマとして機能するカウンタ２１は、スタート信号Ｓｐによりカウント値を０にリセットし、リセット解除後は基準クロックをカウントしたＮビットのデジタルデータＤｔを出力するようになっている。一方、時間ｔｃ（＝遅延時間ｔｄ＋余裕時間ｔａ）もＮビットのデジタルデータＤｃとして表されており、コンパレータ２２は、デジタルデータＤｔとＤｃとを比較してＤｔ＝Ｄｃとなった時点でパルス状のサンプリング信号Ｓｔを出力するようになっている。
【００２６】
次に、本実施形態の動作について図３も参照しながら説明する。
図３は、ＰＷＭに関する各信号のタイミング並びに電圧波形を示すもので、ＰＷＭのデューティ比が急激に増大している場合を示している。各波形は、上から順に、（ａ）信号ＳPWM1、（ｂ）信号ＳPWM2、（ｃ）パワー部８の出力電圧（モータ印加電圧）、（ｄ）電源線１１の電圧、（ｅ）基準電圧Ｖref 、（ｆ）スタート信号Ｓｐ、（ｇ）サンプリング信号Ｓｔを表している。
【００２７】
モータ駆動装置１がＥＣＵから駆動開始の指令信号Ｓｍを入力すると、ＩＣ７内部では、モータ印加電圧が一定となるように演算・制御部１７がＰＩ制御演算を実行し、ＰＷＭ信号生成回路１８はその演算結果に基づいてＰＷＭ信号ＳPWM1（図３（ａ）参照）を生成する。レベルシフト回路１９は、このＰＷＭ信号ＳPWM1のレベル変換を行いＰＷＭ信号ＳPWM2（図３（ｂ）参照）としてパワー部８に出力する。この場合、ＰＷＭ信号ＳPWM1のレベルが変化すると、レベルシフト回路１９にはパワーＭＯＳＦＥＴのゲート電荷を充放電するための急峻なゲート駆動電流が流れる。この電流は、電源線１１からＩＣ７内部の電源線に流れるため、これら電源線に存在するインダクタンス成分によりパルス状の電圧ノイズが発生することになる。
【００２８】
パワー部８は、ＰＷＭ信号ＳPWM2に従ってモータ２に流れる電流を通断電し、以ってモータ２への印加電圧が制御される（図３（ｃ）参照）。しかし、ＰＷＭ制御を行うと、パワー部８に繋がる電源線１１の電流はＰＷＭ周期ごとに通電と断電とが繰り返されるので、それに対応して電源線１１には上記ゲート駆動電流に対応したノイズよりも更に大きいパルス状の電圧ノイズが発生する（図３（ｄ）参照）。
【００２９】
また、基準電圧発生回路１６はバッテリ電圧ＶＢの供給を受けて動作するため、生成される基準電圧Ｖref にも同様のノイズが重畳し（図３（ｅ）参照）、そのノイズがＡ／Ｄ変換器１５に侵入する。
【００３０】
これに対し、サンプリング信号生成回路２０は、上記ＰＷＭノイズと重ならないようなタイミングでサンプリング信号Ｓｔを出力することができる（図３（ｇ）参照）。すなわち、サンプリング信号生成回路２０は、カウンタ２１を用いてＰＷＭ周期開始時点からの経過時間ｔを計測し、その時間ｔが時間ｔｃ（＝遅延時間ｔｄ＋余裕時間ｔａ）となった時点でサンプリング信号Ｓｔを出力する。このようにすると、ＰＷＭ信号ＳPWM1がＬレベルからＨレベルに変化した時点から、実際にパワー部８がオンになり更に余裕時間ｔａが経過した時点でサンプリング信号Ｓｔが発生する。
【００３１】
従って、パワー部８が通電状態に変化してノイズが発生する時点とサンプリング信号Ｓｔの発生時点とは少なくとも余裕時間ｔａだけずれることになり、Ａ／Ｄ変換器１５は、サンプリング信号Ｓｔに従ってＰＷＭノイズのない状態で入力電圧Ｖin（モータ印加電圧）をサンプリングすることができる。なお、余裕時間ｔａは、パワー部８の通電電流が変化するのに要する時間等を考慮して、ノイズとサンプリング信号Ｓｔとが重ならないように適宜設定すれば良い。
【００３２】
一方、このようなサンプリング信号Ｓｔを用いた場合、ＰＷＭ信号ＳPWM1のＨレベル時間幅が短くなると、ＰＷＭ信号ＳPWM1がＨレベルからＬレベルに変化する時点とサンプリング信号Ｓｔの発生時点とが重なる虞が生じる。そこで、ＰＷＭ信号ＳPWM1のＨレベルの最小時間幅をｔmin として、遅延時間ｔｄが（最小時間幅ｔmin −余裕時間ｔａ）よりも小さいことを条件として適用する。一般に、モータ印加電圧が小さくなるとモータ印加電圧と回転速度とのリニアリティが失われモータ２が停止してしまうため、ＰＷＭ信号ＳPWM1のデューティ比に下限を設ける場合も多い。このような場合には、その下限デューティ比に対応した最小時間幅ｔmin が上記条件式を満足することを確認して適用すれば良い。
【００３３】
以上説明したように、本実施形態のモータ駆動装置１に用いられるＰＷＭ制御用のＩＣ７は、Ａ／Ｄ変換器１５を含むアナログ回路部１２とＰＷＭ信号生成回路１８を含むデジタル回路部１３とが混載されたＩＣである。そして、ＩＣ７のサンプリング信号生成回路２０は、Ａ／Ｄ変換器１５に対し、ＰＷＭ信号ＳPWM1がＨレベルにある期間内にサンプリング信号Ｓｔを与えることができるので、ＰＷＭ信号ＳPWM1およびパワー部８の通電状態の変化により生じるＰＷＭノイズとサンプリング信号Ｓｔとが時間的に重なり合うことがなくなる。また、パワー部８の通電状態が変化してからサンプリング信号Ｓｔが発生するまでの間に少なくとも余裕時間ｔａが確保されるので、Ａ／Ｄ変換器１５の電圧サンプリングに対するＰＷＭノイズの影響を一層低減することができる。
【００３４】
さらに、ＰＷＭ周期開始時点からサンプリング信号Ｓｔが発生するまでの時間ｔｃは一定値に定められるため、サンプリング信号Ｓｔを等間隔で発生させることができる。従って、Ａ／Ｄ変換器１５は、ノイズに影響されることなく、入力されるアナログ電圧を一定間隔で正確にサンプリングすることができる。
【００３５】
（第２の実施形態）
次に、本発明の第2の実施形態について図４および図５を参照しながら説明する。
本実施形態に係るモータ駆動装置は、第１の実施形態で説明したモータ駆動装置１と同様な機能を有しているが、サンプリング信号生成回路の構成が異なっている。また、ＰＷＭ信号生成回路１８（図１参照）は、サンプリング信号生成回路２３（図４参照）に対して、スタート信号Ｓｐの他に各ＰＷＭ周期についてのＰＷＭ信号ＳPWM1のデューティ比を出力するようになっている。ただし、実際にはデューティ比に代えてそれと実質的に等価であるＰＷＭ信号ＳPWM1のＨレベル時間幅（パルス幅ｔｐ）のデジタルデータＤｐを出力するようになっている。このデジタルデータＤｐはＮビット長であり、ＰＷＭ周期Ｔ（一定値）を２Ｎに分割して０から（２Ｎ−１）のデータで表されている。
【００３６】
図４は、サンプリング信号生成回路２３の構成であって、図２と同一構成部分には同一符号を付して示している。コンパレータ２２は、ＰＷＭ周期開始時点からの経過時間ｔに対応するデジタルデータＤｔとセレクタ２４の出力データＤｒとを比較し、Ｄｔ＝Ｄｒとなった時点でパルス状のサンプリング信号Ｓｔを出力するようになっている。
【００３７】
そのセレクタ２４には２つのデジタルデータが入力されている。一つは、基準時間ｔｓに対応したデジタルデータＤｓであり、他の一つは、加算器２５を用いて得られた時間ｔｅ（＝基準時間ｔｓ＋遅延時間ｔｄ＋余裕時間ｔａ）に対応したデジタルデータＤｅである。これらの時間とデジタルデータとの対応関係は、上述したパルス幅ｔｐとデジタルデータＤｐとの対応関係と同様である。ここで、基準時間ｔｓは、後述するようにサンプリング信号Ｓｔの発生タイミングを決定するために予め設定される一定時間である。
【００３８】
セレクタ２４は、コンパレータ２６の出力信号により切り替えられるようになっている。すなわち、コンパレータ２６は、上記デジタルデータＤｐとＤｓとを比較し、Ｄｓ＞Ｄｐの場合にはセレクタ２４にデジタルデータＤｅを選択させ、Ｄｓ≦Ｄｐの場合にはセレクタ２４にデジタルデータＤｓを選択させるようになっている。
【００３９】
次に、本実施形態の動作について図５も参照しながら説明する。
図５は、ＰＷＭに関する各信号のタイミング並びに電圧波形を示すもので、ＰＷＭのデューティ比が急激に増大している場合を示している。この図５（ａ）〜（ｆ）に示される信号および電圧は、上述した図３（ａ）〜（ｆ）に示されるものと同じであり、図５（ｇ）と（ｈ）は、それぞれデジタルデータＤｐとサンプリング信号Ｓｔを表している。
【００４０】
サンプリング信号生成回路２３は、本実施形態で新たに導入した基準時間ｔｓがＰＷＭ信号ＳPWM1のＨレベルパルス幅ｔｐよりも大きいか否かによってサンプリング信号Ｓｔの出力タイミングを調整している。すなわち、基準時間ｔｓがパルス幅ｔｐよりも大きい場合には、ＰＷＭ周期開始時点から時間ｔｅ（＝基準時間ｔｓ＋遅延時間ｔｄ＋余裕時間ｔａ）が経過した時点でサンプリング信号Ｓｔを出力する。
【００４１】
このようにすると、ＰＷＭ信号ＳPWM1がＨレベルからＬレベルに変化したのに対応して実際にパワー部８がオフになり更に余裕時間ｔａが経過した時点以降にサンプリング信号Ｓｔが発生する。従って、パワー部８が断電状態に変化してノイズが発生する時点とサンプリング信号Ｓｔの発生時点とは少なくとも余裕時間ｔａだけずれることになり、Ａ／Ｄ変換器１５は、サンプリング信号Ｓｔに従ってＰＷＭノイズのない状態で入力電圧Ｖin（モータ印加電圧）をサンプリングすることができる。なお、余裕時間ｔａは、第１の実施形態と同様の観点から適宜設定すれば良い。
【００４２】
これに対し、基準時間ｔｓがパルス幅ｔｐ以下である場合には、ＰＷＭ周期開始時点から基準時間ｔｓが経過した時点でサンプリング信号Ｓｔを出力する。このようにすると、ＰＷＭ信号ＳPWM1がＨレベルにある期間内にサンプリング信号Ｓｔを発生させることができる。ここで、基準時間ｔｓとパルス幅ｔｐとが等しい時にサンプリング信号Ｓｔとノイズ発生時点との時間余裕が最小となるが、この場合であってもＰＷＭ信号ＳPWM1からＰＷＭ信号ＳPWM2までの遅延時間あるいはＰＷＭ信号ＳPWM1からパワー部８の通電変化までの遅延時間ｔｄだけの余裕は確保されている。従って、Ａ／Ｄ変換器１５は、ＰＷＭノイズのない状態でサンプリングすることができる。
【００４３】
ところで、基準時間ｔｓを極端に小さく設定すると、ＰＷＭ信号ＳPWM1がＬレベルからＨレベルに変化する時点とサンプリング信号Ｓｔの発生時点とが重なる虞が生じる。そこで、（遅延時間ｔｄ＋余裕時間ｔａ）＜基準時間ｔｓなる関係を満たす範囲内で基準時間ｔｓを設定することにより、両者間に余裕時間ｔａを確保することができる。
【００４４】
一方、基準時間ｔｓを極端に大きく設定すると、サンプリング信号Ｓｔを当該ＰＷＭ周期内に発生させることができない虞が生じる。そこで、基準時間ｔｓ≦（ＰＷＭ駆動信号の周期−遅延時間ｔｄ−余裕時間ｔａ）なる関係を満たす範囲内で基準時間ｔｓを設定することにより、必ず当該周期内にサンプリング信号Ｓｔを発生させることが可能となる。
【００４５】
以上説明したように、本実施形態のサンプリング信号生成回路２３は、デューティ比が刻々と変化するＰＷＭ信号ＳPWM1において、ＨレベルからＬレベルへの変化時点を避けるようにしてサンプリング信号Ｓｔを生成することができるので、ＰＷＭ信号ＳPWM1およびパワー部８の通電状態の変化により生じるＰＷＭノイズとサンプリング信号Ｓｔとが時間的に重なり合うことがなくなる。この場合、パワー部８の通電状態が変化してからサンプリング信号Ｓｔが発生するまでの間に少なくとも余裕時間ｔａが確保される。また、基準時間ｔｓに下限値を設けることにより、ＰＷＭ信号ＳPWM1のＬレベルからＨレベルへの変化時点に対しても余裕時間ｔａが確保される。従って、Ａ／Ｄ変換器１５の電圧サンプリングに対するＰＷＭノイズの影響を一層低減することができる。
【００４６】
さらに、基準時間ｔｓとパルス幅ｔｐとの大小関係によってサンプリング信号Ｓｔの発生タイミングは（遅延時間ｔｄ＋余裕時間ｔａ）だけ異なるが、この時間はＰＷＭ周期Ｔに対し十分に小さくできるため、サンプリング信号Ｓｔをほぼ等間隔で発生させることができる。従って、Ａ／Ｄ変換器１５は、ノイズに影響されることなく、入力されるアナログ電圧をほぼ一定間隔で正確にサンプリングすることができる。
【００４７】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
各実施形態について余裕時間ｔａを設定したが、この余裕時間ｔａは、例えばパワー部８における通電電流の変化時間が十分に短いような場合には０に設定できる場合もある。
サンプリング信号生成回路２０、２３は、ハードウェアによる構成に替えて、ＣＰＵを利用してソフトウェア処理する構成としても良い。
ＩＣ７は、モータ駆動装置に限らず、一般にＰＷＭ制御が必要となる制御装置例えばソレノイド制御装置、ランプ調光装置、インバータ装置などにも適用できる。また、モータ駆動装置１の対象モータは、ブラシレス直流モータや交流モータであっても良い。
【００４８】
アナログ電圧処理部の代表例としてＡ／Ｄ変換器を有するＩＣについて説明したが、サンプルホールド回路単体、コンパレータなどのように一般にノイズにより悪影響を受けるアナログ回路を含むＩＣに対しても同様に適用できる。
パワー部８が内蔵されているＩＣであっても作用は同じである。この構成では、ＩＣ内部でのＰＷＭノイズが一層大きくなることが想定されるため、本発明を用いることにより一層大きな効果を得ることができるものと考えられる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態を示すモータ駆動装置の電気的構成図
【図２】 サンプリング信号生成回路の電気的構成図
【図３】 ＰＷＭに関する各信号のタイミング並びに各電圧波形を示す図
【図４】 本発明の第２の実施形態を示す図２相当図
【図５】 図３相当図
【符号の説明】
７はＩＣ（半導体集積回路装置）、１５はＡ／Ｄ変換器（アナログ電圧処理部）、１８はＰＷＭ信号生成回路（ＰＷＭ駆動部）、１９はレベルシフト回路（ＰＷＭ駆動部）、２０、２３はサンプリング信号生成回路である。
【発明の属する技術分野】
本発明は、半導体チップ上に、アナログ電圧をサンプリングし該電圧を処理するアナログ電圧処理部と、デジタル処理に基づいてＰＷＭ駆動信号を生成するＰＷＭ駆動部とが形成された半導体集積回路装置に関する。
【０００２】
【従来の技術】
デジタルアナログ混載ＩＣであって、アナログ回路に含まれるサンプリング処理部のサンプリング時間を決めるタイミング信号が、デジタル回路において他のデジタル回路と共通のマスタークロックを使って生成されているものを対象として、デジタル回路で発生するパルスノイズの影響がアナログ回路のサンプリング処理に及ばないようにする技術がある（特許文献１参照）。これは、タイミング信号の反転タイミングを、マスタークロックの立ち上がりまたは立ち下がりに対し、デジタル回路のゲート１段あたりの遅延時間よりも十分大きな一定時間以上の時間差を持つように設定することにより実現されている。
【０００３】
【特許文献１】
特開平９−１５３８０２号公報
【０００４】
【発明が解決しようとする課題】
この技術は、マスタークロックのように常に一定波形を持つノイズ発生源に対しては有効であり、上記タイミング信号の反転タイミングとマスタークロックの立ち上がりまたは立ち下がりとの時間差を一定時間に設定することができる。しかしながら、例えばパワー素子をＰＷＭ駆動する場合のＰＷＭ駆動信号のように、周期は一定であってもデューティ比が絶えず変化するような場合には、ＰＷＭ駆動信号の立ち下がり（または立ち上がり）のタイミングが変動するため適用することができない。
【０００５】
ＰＷＭ駆動されるパワー素子に流れる電流は、そのＰＷＭ駆動信号に応じて急峻に通断電されるため、たとえ半導体集積回路装置（ＩＣ）内にパワー素子が搭載されていなくても、パワー素子とＩＣとが電源を共通にするなどの事情がある場合には、ノイズが電源ラインを通して当該ＩＣ内のアナログ電圧処理部に入り込む。特に、ＰＷＭ駆動により制御されるモータやソレノイドなどは、比較的大きい電流容量を持つため、例えば車載機器などバッテリを共通の電源として使用せざるを得ない機器では、アナログ電圧処理部へのノイズの侵入が深刻な問題となっている。
【０００６】
本発明は上記事情に鑑みてなされたもので、その目的は、アナログ回路とデジタル回路が混載された半導体集積回路装置において、ＰＷＭ駆動部の動作に伴って発生するノイズのアナログ電圧処理部への影響を極力低減可能な半導体集積回路装置を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１に記載した手段によれば、ＰＷＭ駆動部が生成するＰＷＭ駆動信号のレベル変化に対応して、ＰＷＭ駆動部から出力される被駆動部（パワー素子など）の駆動電流（ゲート駆動電流、ベース駆動電流など）が変化し、あるいは被駆動部自体の通電電流が変化する。従って、半導体集積回路装置にＰＷＭ駆動部が設けられ、被駆動部と共用の電源線を通して電源が供給されていると、被駆動部が半導体集積回路装置に内蔵されているか外部に設けられるかに関わらず、ＰＷＭ駆動部においてＰＷＭ駆動信号のレベル変化時点あるいは被駆動部の通電状態変化時点でパルス状のノイズが発生する。
【０００８】
サンプリング信号生成回路は、ＰＷＭ駆動信号の周期開始時点である第１レベル（例えば被駆動部の断電状態に対応）から第２レベル（例えば被駆動部の通電状態に対応）への変化時点を取得し、当該時点から実際に被駆動部の通電状態が変化するまでの遅延時間ｔｄが経過した後の一定時点にアナログ電圧処理部に対してサンプリング信号を与える。つまり、本手段によれば、ＰＷＭ駆動信号が第２レベルにある期間内にサンプリング信号を与えることができるので、ＰＷＭ駆動信号の変化により生じるノイズとサンプリング信号とが時間的に重なり合うことがなくなる。また、サンプリング信号を等間隔で発生させることができる。従って、アナログ電圧処理部は、ノイズに影響されることなく、入力されるアナログ電圧を一定間隔で正確にサンプリングすることができる。
【０００９】
ただし、上記手段によりサンプリング信号を発生させると、ＰＷＭ駆動信号の第２レベルの時間幅が小さくなって上記遅延時間ｔｄ以下となった場合に、ＰＷＭ駆動信号の第２レベルから第１レベルへの変化とサンプリング信号とが重なる虞が生じる。従って、本手段は、遅延時間ｔｄが少なくともＰＷＭ駆動信号の第２レベルの最小時間幅よりも小さいことを条件として適用可能となる。
【００１０】
請求項２に記載した手段によれば、請求項１記載の手段に対して余裕時間ｔａが考慮され、被駆動部の通電状態が変化してからサンプリング信号が発生するまでの間に少なくとも余裕時間ｔａが確保されることになる。この余裕時間ｔａは正の値であって、被駆動部に流れる電流が変化するのに要する時間等を考慮して、ノイズとサンプリング信号とが重ならないように適宜設定される。
【００１１】
請求項３に記載した手段によれば、サンプリング信号生成回路は、ＰＷＭ駆動部から、ＰＷＭ駆動信号の各周期について周期開始時点を取得することができる。
【００１２】
請求項４に記載した手段によれば、サンプリング信号生成回路は、基準時間ｔｓを予め設定し、その基準時間ｔｓとＰＷＭ駆動信号の第２レベルの時間幅との大小関係に応じてサンプリング信号を生成する。具体的には、▲１▼基準時間ｔｓが第２レベルの時間幅よりも大きい場合には周期開始時点から（基準時間ｔｓ＋遅延時間ｔｄ）が経過した時点でサンプリング信号を出力し、▲２▼基準時間ｔｓが第２レベルの時間幅以下である場合には周期開始時点から基準時間ｔｓが経過した時点でサンプリング信号を出力する。
【００１３】
本手段によれば、サンプリング信号生成回路は、デューティ比が刻々と変化するＰＷＭ駆動信号において、第２レベルから第１レベルへの変化時点を避けるようにしてサンプリング信号を生成することができるので、ＰＷＭ駆動信号の変化により生じるノイズとサンプリング信号とが時間的に重なり合うことがなくなる。また、基準時間ｔｓと第２レベルの時間幅との大小関係によってサンプリング信号の発生タイミングは僅かに遅延時間ｔｄだけ異なるだけなので、サンプリング信号をほぼ等間隔で発生させることができる。従って、アナログ電圧処理部は、ノイズに影響されることなく、入力されるアナログ電圧をほぼ一定間隔で正確にサンプリングすることができる。
【００１４】
ただし、基準時間ｔｓを極端に小さく設定すると、ＰＷＭ駆動信号の第１レベルから第２レベルへの変化とサンプリング信号とが重なる虞が生じ、また極端に大きく設定すると、サンプリング信号を当該ＰＷＭ周期内に発生させることができない虞が生じる。そこで、基準時間ｔｓは、
遅延時間ｔｄ＜基準時間ｔｓ≦（ＰＷＭ駆動信号の周期−遅延時間ｔｄ）
なる条件を満たすように設定される。
【００１５】
請求項５に記載した手段によれば、請求項４記載の手段に対して余裕時間ｔａが考慮される。すなわち、上記▲１▼の場合、ＰＷＭ駆動信号の第２レベルから第１レベルへの変化に対応して被駆動部の通電状態が変化してからサンプリング信号が発生するまでの間に少なくとも余裕時間ｔａが確保されることになる。また、上記▲２▼の場合には、サンプリング信号が発生してから被駆動部の通電状態が変化するまでの間に少なくとも遅延時間ｔｄの余裕時間が確保されている。さらに、ＰＷＭ駆動信号の第１レベルから第２レベルへの変化に対しても余裕時間ｔａが確保される。余裕時間ｔａは正の値であって、被駆動部に流れる電流が変化するのに要する時間等を考慮して、ノイズとサンプリング信号とが重ならないように適宜設定される。
【００１６】
請求項６に記載した手段によれば、サンプリング信号生成回路は、ＰＷＭ駆動部から、ＰＷＭ駆動信号の各周期について周期開始時点と第２レベルの時間幅とを取得することができる。
【００１７】
【発明の実施の形態】
（第１の実施形態）
以下、本発明を車載モータ制御用のＩＣ（半導体集積回路装置）に適用した第１の実施形態について図１ないし図３を参照しながら説明する。
図１は、モータ駆動装置の電気的構成を示している。このモータ駆動装置１は、車両に搭載されたブラシ付きの直流モータ２の近傍に設置されており、図示しないＥＣＵ(Electronic Control Unit) からの指令信号Ｓｍに従ってモータ２を回転駆動するものである。モータ駆動装置１は、バッテリ（図示せず）から電源電圧の供給を受けて動作するが、バッテリ電圧ＶＢが変動してもモータ印加電圧が一定となるように、モータ２の両端電圧をフィードバック制御するようになっている。ここで、端子３、４は電源端子、端子５は信号入力端子、端子６ｐ、６ｎはモータ接続端子である。
【００１８】
モータ駆動装置１は、制御用のＩＣ７、パワー部８、モータ２の端子間電圧を検出する電圧検出回路９、および端子３と装置内の電源線１１との間に挿入されたフィルタ１０とから構成されている。パワー部８は、ハイサイドスイッチの形態に接続されたＰチャネル型パワーＭＯＳＦＥＴ（図示せず）から構成されており、該パワーＭＯＳＦＥＴは、ＩＣ７から出力されるＰＷＭ信号ＳPWM2によってオンオフ動作するようになっている。電圧検出回路９は、例えば抵抗分圧回路から構成されている。なお、端子６ｐと６ｎとの間には、電流還流用のダイオード（図示せず）が接続されている。
【００１９】
ＩＣ７には、フィルタ１０を通過した後のバッテリ電圧ＶＢが電源線１１を通して供給されている。図示しないが、ＩＣ７は電源回路を備えており、バッテリ電圧ＶＢに基づいて制御用の電源電圧Ｖcc（例えば５Ｖ）を生成するようになっている。
【００２０】
このＩＣ７はモノリシックＩＣであって、一つの半導体チップ上にアナログ回路部１２とデジタル回路部１３とが形成されている。両回路部１２、１３は、半導体チップ上で分離して配置されているが、電源を共用しているためにデジタル回路部１３の動作により生じるノイズがＩＣ内部の電源線等を通してアナログ回路部１２に侵入する虞がある。また、ＩＣ７とパワー部８は電源線１１を共用しているため、パワー部８のオンオフ動作により生じるノイズがＩＣ７に侵入する虞もある。
【００２１】
ＩＣ７のアナログ回路部１２は、フィルタ回路１４、Ａ／Ｄ変換器１５および基準電圧発生回路１６から構成されている。このうちフィルタ回路１４は、電圧検出回路９から出力される矩形状の信号電圧を平均化処理し、モータ２に印加される平均電圧を出力するようになっている。Ａ／Ｄ変換器１５（アナログ電圧処理部に相当）は、後述するサンプリング信号Ｓｔに同期して入力電圧Ｖin（モータ印加電圧）をサンプル・ホールドし、そのホールドされたサンプリング電圧をＡ／Ｄ変換してデジタルデータＤｍを出力するものである。その際に必要となる基準電圧Ｖref は、例えばバンドギャップレギュレータからなる基準電圧発生回路１６で生成される。なお、基準電圧発生回路１６は、バッテリ電圧ＶＢの下で動作するようになっている。
【００２２】
一方、デジタル回路部１３は、電源電圧Ｖccの下で動作する演算・制御部１７、ＰＷＭ信号生成回路１８、サンプリング信号生成回路２０と、バッテリ電圧ＶＢの下で動作するレベルシフト回路１９とから構成されている。このうち演算・制御部１７は、例えばゲートアレイを用いて構成されるもので、モータ印加電圧が一定となるように上記デジタルデータＤｍを基にＰＩ制御演算等を実行するようになっている。なお、ハードウェアによる構成に替えて、ＣＰＵを利用してソフトウェア処理する構成としても良い。
【００２３】
ＰＷＭ信号生成回路１８は、演算・制御部１７から出力された演算結果に基づいてＰＷＭ信号ＳPWM1を生成するものである。ＰＷＭ信号ＳPWM1のＬレベル（第１レベルに相当）、Ｈレベル（第２レベルに相当）は、それぞれパワー部８を構成するパワーＭＯＳＦＥＴのオフ状態、オン状態に相当し、そのＬレベルからＨレベルの変化時点がＰＷＭ周期の開始時点となっている。レベルシフト回路１９は、５Ｖ系のＰＷＭ信号ＳPWM1を電圧ＶＢ系のＰＷＭ信号ＳPWM2にレベル変換するもので、パワーＭＯＳＦＥＴを駆動するだけの電流出力能力を備えている。さらに、ＰＷＭ信号生成回路１８は、サンプリング信号生成回路２０に対して、上述の周期開始時点を示すパルス状のスタート信号Ｓｐ（図３（ｆ）参照）を出力するようになっている。なお、ＰＷＭ信号生成回路１８とレベルシフト回路１９は、一体として本発明でいうＰＷＭ駆動部に相当する。
【００２４】
サンプリング信号生成回路２０は、上記スタート信号Ｓｐ、遅延時間ｔｄおよび余裕時間ｔａに基づいてサンプリング信号Ｓｔを生成するもので、具体的には図２に示す構成となっている。ここで、遅延時間ｔｄとは、ＰＷＭ信号ＳPWM1のレベルが変化してからパワー部８の通電電流が実際に変化するまでの遅れ時間であり、余裕時間ｔａとは、サンプリング信号Ｓｔと後述するＰＷＭノイズとの間の余裕時間である。
【００２５】
タイマとして機能するカウンタ２１は、スタート信号Ｓｐによりカウント値を０にリセットし、リセット解除後は基準クロックをカウントしたＮビットのデジタルデータＤｔを出力するようになっている。一方、時間ｔｃ（＝遅延時間ｔｄ＋余裕時間ｔａ）もＮビットのデジタルデータＤｃとして表されており、コンパレータ２２は、デジタルデータＤｔとＤｃとを比較してＤｔ＝Ｄｃとなった時点でパルス状のサンプリング信号Ｓｔを出力するようになっている。
【００２６】
次に、本実施形態の動作について図３も参照しながら説明する。
図３は、ＰＷＭに関する各信号のタイミング並びに電圧波形を示すもので、ＰＷＭのデューティ比が急激に増大している場合を示している。各波形は、上から順に、（ａ）信号ＳPWM1、（ｂ）信号ＳPWM2、（ｃ）パワー部８の出力電圧（モータ印加電圧）、（ｄ）電源線１１の電圧、（ｅ）基準電圧Ｖref 、（ｆ）スタート信号Ｓｐ、（ｇ）サンプリング信号Ｓｔを表している。
【００２７】
モータ駆動装置１がＥＣＵから駆動開始の指令信号Ｓｍを入力すると、ＩＣ７内部では、モータ印加電圧が一定となるように演算・制御部１７がＰＩ制御演算を実行し、ＰＷＭ信号生成回路１８はその演算結果に基づいてＰＷＭ信号ＳPWM1（図３（ａ）参照）を生成する。レベルシフト回路１９は、このＰＷＭ信号ＳPWM1のレベル変換を行いＰＷＭ信号ＳPWM2（図３（ｂ）参照）としてパワー部８に出力する。この場合、ＰＷＭ信号ＳPWM1のレベルが変化すると、レベルシフト回路１９にはパワーＭＯＳＦＥＴのゲート電荷を充放電するための急峻なゲート駆動電流が流れる。この電流は、電源線１１からＩＣ７内部の電源線に流れるため、これら電源線に存在するインダクタンス成分によりパルス状の電圧ノイズが発生することになる。
【００２８】
パワー部８は、ＰＷＭ信号ＳPWM2に従ってモータ２に流れる電流を通断電し、以ってモータ２への印加電圧が制御される（図３（ｃ）参照）。しかし、ＰＷＭ制御を行うと、パワー部８に繋がる電源線１１の電流はＰＷＭ周期ごとに通電と断電とが繰り返されるので、それに対応して電源線１１には上記ゲート駆動電流に対応したノイズよりも更に大きいパルス状の電圧ノイズが発生する（図３（ｄ）参照）。
【００２９】
また、基準電圧発生回路１６はバッテリ電圧ＶＢの供給を受けて動作するため、生成される基準電圧Ｖref にも同様のノイズが重畳し（図３（ｅ）参照）、そのノイズがＡ／Ｄ変換器１５に侵入する。
【００３０】
これに対し、サンプリング信号生成回路２０は、上記ＰＷＭノイズと重ならないようなタイミングでサンプリング信号Ｓｔを出力することができる（図３（ｇ）参照）。すなわち、サンプリング信号生成回路２０は、カウンタ２１を用いてＰＷＭ周期開始時点からの経過時間ｔを計測し、その時間ｔが時間ｔｃ（＝遅延時間ｔｄ＋余裕時間ｔａ）となった時点でサンプリング信号Ｓｔを出力する。このようにすると、ＰＷＭ信号ＳPWM1がＬレベルからＨレベルに変化した時点から、実際にパワー部８がオンになり更に余裕時間ｔａが経過した時点でサンプリング信号Ｓｔが発生する。
【００３１】
従って、パワー部８が通電状態に変化してノイズが発生する時点とサンプリング信号Ｓｔの発生時点とは少なくとも余裕時間ｔａだけずれることになり、Ａ／Ｄ変換器１５は、サンプリング信号Ｓｔに従ってＰＷＭノイズのない状態で入力電圧Ｖin（モータ印加電圧）をサンプリングすることができる。なお、余裕時間ｔａは、パワー部８の通電電流が変化するのに要する時間等を考慮して、ノイズとサンプリング信号Ｓｔとが重ならないように適宜設定すれば良い。
【００３２】
一方、このようなサンプリング信号Ｓｔを用いた場合、ＰＷＭ信号ＳPWM1のＨレベル時間幅が短くなると、ＰＷＭ信号ＳPWM1がＨレベルからＬレベルに変化する時点とサンプリング信号Ｓｔの発生時点とが重なる虞が生じる。そこで、ＰＷＭ信号ＳPWM1のＨレベルの最小時間幅をｔmin として、遅延時間ｔｄが（最小時間幅ｔmin −余裕時間ｔａ）よりも小さいことを条件として適用する。一般に、モータ印加電圧が小さくなるとモータ印加電圧と回転速度とのリニアリティが失われモータ２が停止してしまうため、ＰＷＭ信号ＳPWM1のデューティ比に下限を設ける場合も多い。このような場合には、その下限デューティ比に対応した最小時間幅ｔmin が上記条件式を満足することを確認して適用すれば良い。
【００３３】
以上説明したように、本実施形態のモータ駆動装置１に用いられるＰＷＭ制御用のＩＣ７は、Ａ／Ｄ変換器１５を含むアナログ回路部１２とＰＷＭ信号生成回路１８を含むデジタル回路部１３とが混載されたＩＣである。そして、ＩＣ７のサンプリング信号生成回路２０は、Ａ／Ｄ変換器１５に対し、ＰＷＭ信号ＳPWM1がＨレベルにある期間内にサンプリング信号Ｓｔを与えることができるので、ＰＷＭ信号ＳPWM1およびパワー部８の通電状態の変化により生じるＰＷＭノイズとサンプリング信号Ｓｔとが時間的に重なり合うことがなくなる。また、パワー部８の通電状態が変化してからサンプリング信号Ｓｔが発生するまでの間に少なくとも余裕時間ｔａが確保されるので、Ａ／Ｄ変換器１５の電圧サンプリングに対するＰＷＭノイズの影響を一層低減することができる。
【００３４】
さらに、ＰＷＭ周期開始時点からサンプリング信号Ｓｔが発生するまでの時間ｔｃは一定値に定められるため、サンプリング信号Ｓｔを等間隔で発生させることができる。従って、Ａ／Ｄ変換器１５は、ノイズに影響されることなく、入力されるアナログ電圧を一定間隔で正確にサンプリングすることができる。
【００３５】
（第２の実施形態）
次に、本発明の第2の実施形態について図４および図５を参照しながら説明する。
本実施形態に係るモータ駆動装置は、第１の実施形態で説明したモータ駆動装置１と同様な機能を有しているが、サンプリング信号生成回路の構成が異なっている。また、ＰＷＭ信号生成回路１８（図１参照）は、サンプリング信号生成回路２３（図４参照）に対して、スタート信号Ｓｐの他に各ＰＷＭ周期についてのＰＷＭ信号ＳPWM1のデューティ比を出力するようになっている。ただし、実際にはデューティ比に代えてそれと実質的に等価であるＰＷＭ信号ＳPWM1のＨレベル時間幅（パルス幅ｔｐ）のデジタルデータＤｐを出力するようになっている。このデジタルデータＤｐはＮビット長であり、ＰＷＭ周期Ｔ（一定値）を２Ｎに分割して０から（２Ｎ−１）のデータで表されている。
【００３６】
図４は、サンプリング信号生成回路２３の構成であって、図２と同一構成部分には同一符号を付して示している。コンパレータ２２は、ＰＷＭ周期開始時点からの経過時間ｔに対応するデジタルデータＤｔとセレクタ２４の出力データＤｒとを比較し、Ｄｔ＝Ｄｒとなった時点でパルス状のサンプリング信号Ｓｔを出力するようになっている。
【００３７】
そのセレクタ２４には２つのデジタルデータが入力されている。一つは、基準時間ｔｓに対応したデジタルデータＤｓであり、他の一つは、加算器２５を用いて得られた時間ｔｅ（＝基準時間ｔｓ＋遅延時間ｔｄ＋余裕時間ｔａ）に対応したデジタルデータＤｅである。これらの時間とデジタルデータとの対応関係は、上述したパルス幅ｔｐとデジタルデータＤｐとの対応関係と同様である。ここで、基準時間ｔｓは、後述するようにサンプリング信号Ｓｔの発生タイミングを決定するために予め設定される一定時間である。
【００３８】
セレクタ２４は、コンパレータ２６の出力信号により切り替えられるようになっている。すなわち、コンパレータ２６は、上記デジタルデータＤｐとＤｓとを比較し、Ｄｓ＞Ｄｐの場合にはセレクタ２４にデジタルデータＤｅを選択させ、Ｄｓ≦Ｄｐの場合にはセレクタ２４にデジタルデータＤｓを選択させるようになっている。
【００３９】
次に、本実施形態の動作について図５も参照しながら説明する。
図５は、ＰＷＭに関する各信号のタイミング並びに電圧波形を示すもので、ＰＷＭのデューティ比が急激に増大している場合を示している。この図５（ａ）〜（ｆ）に示される信号および電圧は、上述した図３（ａ）〜（ｆ）に示されるものと同じであり、図５（ｇ）と（ｈ）は、それぞれデジタルデータＤｐとサンプリング信号Ｓｔを表している。
【００４０】
サンプリング信号生成回路２３は、本実施形態で新たに導入した基準時間ｔｓがＰＷＭ信号ＳPWM1のＨレベルパルス幅ｔｐよりも大きいか否かによってサンプリング信号Ｓｔの出力タイミングを調整している。すなわち、基準時間ｔｓがパルス幅ｔｐよりも大きい場合には、ＰＷＭ周期開始時点から時間ｔｅ（＝基準時間ｔｓ＋遅延時間ｔｄ＋余裕時間ｔａ）が経過した時点でサンプリング信号Ｓｔを出力する。
【００４１】
このようにすると、ＰＷＭ信号ＳPWM1がＨレベルからＬレベルに変化したのに対応して実際にパワー部８がオフになり更に余裕時間ｔａが経過した時点以降にサンプリング信号Ｓｔが発生する。従って、パワー部８が断電状態に変化してノイズが発生する時点とサンプリング信号Ｓｔの発生時点とは少なくとも余裕時間ｔａだけずれることになり、Ａ／Ｄ変換器１５は、サンプリング信号Ｓｔに従ってＰＷＭノイズのない状態で入力電圧Ｖin（モータ印加電圧）をサンプリングすることができる。なお、余裕時間ｔａは、第１の実施形態と同様の観点から適宜設定すれば良い。
【００４２】
これに対し、基準時間ｔｓがパルス幅ｔｐ以下である場合には、ＰＷＭ周期開始時点から基準時間ｔｓが経過した時点でサンプリング信号Ｓｔを出力する。このようにすると、ＰＷＭ信号ＳPWM1がＨレベルにある期間内にサンプリング信号Ｓｔを発生させることができる。ここで、基準時間ｔｓとパルス幅ｔｐとが等しい時にサンプリング信号Ｓｔとノイズ発生時点との時間余裕が最小となるが、この場合であってもＰＷＭ信号ＳPWM1からＰＷＭ信号ＳPWM2までの遅延時間あるいはＰＷＭ信号ＳPWM1からパワー部８の通電変化までの遅延時間ｔｄだけの余裕は確保されている。従って、Ａ／Ｄ変換器１５は、ＰＷＭノイズのない状態でサンプリングすることができる。
【００４３】
ところで、基準時間ｔｓを極端に小さく設定すると、ＰＷＭ信号ＳPWM1がＬレベルからＨレベルに変化する時点とサンプリング信号Ｓｔの発生時点とが重なる虞が生じる。そこで、（遅延時間ｔｄ＋余裕時間ｔａ）＜基準時間ｔｓなる関係を満たす範囲内で基準時間ｔｓを設定することにより、両者間に余裕時間ｔａを確保することができる。
【００４４】
一方、基準時間ｔｓを極端に大きく設定すると、サンプリング信号Ｓｔを当該ＰＷＭ周期内に発生させることができない虞が生じる。そこで、基準時間ｔｓ≦（ＰＷＭ駆動信号の周期−遅延時間ｔｄ−余裕時間ｔａ）なる関係を満たす範囲内で基準時間ｔｓを設定することにより、必ず当該周期内にサンプリング信号Ｓｔを発生させることが可能となる。
【００４５】
以上説明したように、本実施形態のサンプリング信号生成回路２３は、デューティ比が刻々と変化するＰＷＭ信号ＳPWM1において、ＨレベルからＬレベルへの変化時点を避けるようにしてサンプリング信号Ｓｔを生成することができるので、ＰＷＭ信号ＳPWM1およびパワー部８の通電状態の変化により生じるＰＷＭノイズとサンプリング信号Ｓｔとが時間的に重なり合うことがなくなる。この場合、パワー部８の通電状態が変化してからサンプリング信号Ｓｔが発生するまでの間に少なくとも余裕時間ｔａが確保される。また、基準時間ｔｓに下限値を設けることにより、ＰＷＭ信号ＳPWM1のＬレベルからＨレベルへの変化時点に対しても余裕時間ｔａが確保される。従って、Ａ／Ｄ変換器１５の電圧サンプリングに対するＰＷＭノイズの影響を一層低減することができる。
【００４６】
さらに、基準時間ｔｓとパルス幅ｔｐとの大小関係によってサンプリング信号Ｓｔの発生タイミングは（遅延時間ｔｄ＋余裕時間ｔａ）だけ異なるが、この時間はＰＷＭ周期Ｔに対し十分に小さくできるため、サンプリング信号Ｓｔをほぼ等間隔で発生させることができる。従って、Ａ／Ｄ変換器１５は、ノイズに影響されることなく、入力されるアナログ電圧をほぼ一定間隔で正確にサンプリングすることができる。
【００４７】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
各実施形態について余裕時間ｔａを設定したが、この余裕時間ｔａは、例えばパワー部８における通電電流の変化時間が十分に短いような場合には０に設定できる場合もある。
サンプリング信号生成回路２０、２３は、ハードウェアによる構成に替えて、ＣＰＵを利用してソフトウェア処理する構成としても良い。
ＩＣ７は、モータ駆動装置に限らず、一般にＰＷＭ制御が必要となる制御装置例えばソレノイド制御装置、ランプ調光装置、インバータ装置などにも適用できる。また、モータ駆動装置１の対象モータは、ブラシレス直流モータや交流モータであっても良い。
【００４８】
アナログ電圧処理部の代表例としてＡ／Ｄ変換器を有するＩＣについて説明したが、サンプルホールド回路単体、コンパレータなどのように一般にノイズにより悪影響を受けるアナログ回路を含むＩＣに対しても同様に適用できる。
パワー部８が内蔵されているＩＣであっても作用は同じである。この構成では、ＩＣ内部でのＰＷＭノイズが一層大きくなることが想定されるため、本発明を用いることにより一層大きな効果を得ることができるものと考えられる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態を示すモータ駆動装置の電気的構成図
【図２】 サンプリング信号生成回路の電気的構成図
【図３】 ＰＷＭに関する各信号のタイミング並びに各電圧波形を示す図
【図４】 本発明の第２の実施形態を示す図２相当図
【図５】 図３相当図
【符号の説明】
７はＩＣ（半導体集積回路装置）、１５はＡ／Ｄ変換器（アナログ電圧処理部）、１８はＰＷＭ信号生成回路（ＰＷＭ駆動部）、１９はレベルシフト回路（ＰＷＭ駆動部）、２０、２３はサンプリング信号生成回路である。
Claims (6)
- 半導体チップ上に、サンプリング信号に同期してアナログ電圧をサンプリングし該電圧を処理するアナログ電圧処理部と、デジタル処理に基づいてＰＷＭ駆動信号を生成し該信号をパワー素子からなる被駆動部に与えるＰＷＭ駆動部とが形成され、前記被駆動部と共用の電源線を通して電源が供給される半導体集積回路装置において、
前記ＰＷＭ駆動信号のレベルが変化してから前記被駆動部の通電状態が実際に変化するまでの遅延時間ｔｄが、少なくとも前記ＰＷＭ駆動信号の第２レベルの最小時間幅よりも小さいことを条件として、前記ＰＷＭ駆動信号の周期開始時点である第１レベルから第２レベルへの変化時点を取得し、当該周期開始時点よりも前記遅延時間ｔｄだけ経過した後の一定時点において前記アナログ電圧処理部に対してサンプリング信号を与えるサンプリング信号生成回路を備えたことを特徴とする半導体集積回路装置。 - 前記サンプリング信号生成回路は、余裕時間をｔａ（＞０）とした場合、遅延時間ｔｄが（第２レベルの最小時間幅−余裕時間ｔａ）よりも小さいことを条件として、前記ＰＷＭ駆動信号の周期開始時点よりも（遅延時間ｔｄ＋余裕時間ｔａ）だけ経過した時点において前記アナログ電圧処理部に対してサンプリング信号を与えることを特徴とする請求項１記載の半導体集積回路装置。
- 前記ＰＷＭ駆動部は、前記ＰＷＭ駆動信号の各周期について、前記周期開始時点を出力するように構成されていることを特徴とする請求項１または２記載の半導体集積回路装置。
- 半導体チップ上に、サンプリング信号に同期してアナログ電圧をサンプリングし該電圧を処理するアナログ電圧処理部と、デジタル処理に基づいてＰＷＭ駆動信号を生成し該信号を被駆動部に与えるＰＷＭ駆動部とが形成された半導体集積回路装置において、
前記ＰＷＭ駆動信号のレベルが変化してから前記被駆動部の通電状態が実際に変化するまでの遅延時間をｔｄとして、
遅延時間ｔｄ＜基準時間ｔｓ≦（ＰＷＭ駆動信号の周期−遅延時間ｔｄ）
なる条件を満たす基準時間ｔｓを予め設定し、前記ＰＷＭ駆動信号の周期開始時点である第１レベルから第２レベルへの変化時点と当該周期における第２レベルの時間幅とを取得し、前記基準時間ｔｓが前記第２レベルの時間幅よりも大きい場合には前記周期開始時点から（基準時間ｔｓ＋遅延時間ｔｄ）が経過した時点で前記アナログ電圧処理部に対してサンプリング信号を与え、前記基準時間ｔｓが前記第２レベルの時間幅以下である場合には前記周期開始時点から前記基準時間ｔｓが経過した時点で前記アナログ電圧処理部に対してサンプリング信号を与えるサンプリング信号生成回路を備えたことを特徴とする半導体集積回路装置。 - 前記サンプリング信号生成回路は、余裕時間をｔａ（＞０）として、
（遅延時間ｔｄ＋余裕時間ｔａ）＜基準時間ｔｓ
≦（ＰＷＭ駆動信号の周期−遅延時間ｔｄ−余裕時間ｔａ）
なる条件を満たす基準時間ｔｓを予め設定し、前記基準時間ｔｓが前記第２レベルの時間幅よりも大きい場合には前記周期開始時点から（基準時間ｔｓ＋遅延時間ｔｄ＋余裕時間ｔａ）が経過した時点で前記アナログ電圧処理部に対してサンプリング信号を与えることを特徴とする請求項４記載の半導体集積回路装置。 - 前記ＰＷＭ駆動部は、前記ＰＷＭ駆動信号の各周期について、前記周期開始時点と第２レベルの時間幅とを出力するように構成されていることを特徴とする請求項４または５記載の半導体集積回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003013492A JP4089445B2 (ja) | 2003-01-22 | 2003-01-22 | 半導体集積回路装置 |
| US10/760,489 US6954096B2 (en) | 2003-01-22 | 2004-01-21 | Semiconductor integrated circuit device having a sampling signal generation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003013492A JP4089445B2 (ja) | 2003-01-22 | 2003-01-22 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004228860A JP2004228860A (ja) | 2004-08-12 |
| JP4089445B2 true JP4089445B2 (ja) | 2008-05-28 |
Family
ID=32767362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003013492A Expired - Fee Related JP4089445B2 (ja) | 2003-01-22 | 2003-01-22 | 半導体集積回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6954096B2 (ja) |
| JP (1) | JP4089445B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4127251B2 (ja) * | 2004-07-23 | 2008-07-30 | 株式会社デンソー | 直流モータの回転情報検出装置 |
| US7800333B2 (en) * | 2007-03-20 | 2010-09-21 | International Rectifier Corporation | Audible noise reduction for single current shunt platform |
| JP5345764B2 (ja) * | 2007-05-22 | 2013-11-20 | ルネサスエレクトロニクス株式会社 | モータ制御用マイクロコンピュータ及びその制御方法 |
| JP4902737B2 (ja) | 2007-05-29 | 2012-03-21 | 三菱電機株式会社 | アナログ入力装置 |
| KR100835066B1 (ko) | 2007-06-27 | 2008-06-03 | 삼성전기주식회사 | 오토 포커싱 장치 |
| JP5582100B2 (ja) * | 2011-06-23 | 2014-09-03 | 株式会社デンソー | 電子制御装置 |
| US9000829B2 (en) | 2012-04-16 | 2015-04-07 | International Rectifier Corporation | System on chip for power inverter |
| JP6131602B2 (ja) * | 2013-01-17 | 2017-05-24 | 株式会社島津製作所 | 磁気軸受装置および真空ポンプ |
| WO2014111993A1 (ja) * | 2013-01-18 | 2014-07-24 | パナソニック株式会社 | Ｐｗｍ出力とａｄ変換の競合回避制御装置および競合回避制御方法、ならびにパワー制御システム |
| JP2014212616A (ja) * | 2013-04-18 | 2014-11-13 | 三菱電機株式会社 | Ｐｗｍ制御装置 |
| CN103346691B (zh) * | 2013-07-04 | 2015-07-08 | 南京航空航天大学 | 消除采样计算延时的数字逆变电源实时控制系统与方法 |
| CN104113303B (zh) * | 2014-02-26 | 2017-02-15 | 西安电子科技大学 | 50%占空比时钟产生电路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5912314A (ja) * | 1982-07-13 | 1984-01-23 | Nec Corp | スイツチング記録装置 |
| JPS60216262A (ja) * | 1984-04-12 | 1985-10-29 | Hitachi Ltd | 位置，速度検出装置 |
| WO1994003889A1 (fr) * | 1992-08-10 | 1994-02-17 | Godzhaev Makhir Omar Ogly | Procede et dispositif d'enregistrement magnetique |
| JPH08181548A (ja) * | 1994-12-26 | 1996-07-12 | Mitsubishi Electric Corp | 差動増幅回路、ｃｍｏｓインバータ、パルス幅変調方式用復調回路及びサンプリング回路 |
| JPH09153802A (ja) | 1995-11-29 | 1997-06-10 | Toshiba Corp | 半導体集積回路 |
| US5901128A (en) * | 1996-05-14 | 1999-05-04 | Pioneer Electronic Corporation | Recorded information reproducing apparatus |
-
2003
- 2003-01-22 JP JP2003013492A patent/JP4089445B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-21 US US10/760,489 patent/US6954096B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6954096B2 (en) | 2005-10-11 |
| JP2004228860A (ja) | 2004-08-12 |
| US20040150431A1 (en) | 2004-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7639050B2 (en) | Load-drive controller | |
| EP2521263B1 (en) | Control circuit arrangement for pulse-width modulated DC/DC converters and method for controlling a pulse-width modulated converter | |
| JP4089445B2 (ja) | 半導体集積回路装置 | |
| US8030877B2 (en) | Device and method for detecting back electromotive force phase and device and method for controlling excitation | |
| JP2006158067A (ja) | 電源ドライバ回路 | |
| JP2002119081A (ja) | ブラシレスモータ駆動回路 | |
| JP2006121840A (ja) | 駆動装置 | |
| JP2010115066A (ja) | Ｐｗｍ制御回路 | |
| US7449854B2 (en) | PWM signal generation apparatus and method thereof and motor control apparatus and method thereof | |
| JP2019017186A (ja) | 電源装置および電子制御装置 | |
| CN103633919B (zh) | 电机控制装置 | |
| EP0613237A1 (en) | Bidirectional chopper transconductance amplifier | |
| JP2010028961A (ja) | 負荷短絡保護回路 | |
| US6556057B2 (en) | Noise suppression circuitry and method | |
| EP2034322B1 (en) | Control circuit for driving a semiconductor switch | |
| US7592852B2 (en) | Methods for controlling driving circuits | |
| JP2010206382A (ja) | 電源シーケンス回路 | |
| US8581629B1 (en) | Synchronous state machine with an aperiodic clock | |
| JP2009254107A (ja) | ブラシレスｄｃモータの制御装置 | |
| US7501716B2 (en) | Power supply apparatus | |
| JP2007244083A (ja) | 電流制御回路 | |
| EP2704313B1 (en) | Motor control device | |
| JP2001275388A (ja) | ブラシレスモータ駆動回路 | |
| JP2005051993A (ja) | モータ制御装置 | |
| JP5354897B2 (ja) | ステッピングモータ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050818 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080218 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4089445 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |