JP2014212616A - Ｐｗｍ制御装置 - Google Patents

Abstract

【課題】スイッチングノイズの影響を低減してスイッチング素子１ａへのＰＷＭ信号２０を生成する。【解決手段】主回路１からのフィードバック信号２１を目標値２２に近づけるように制御信号３ａを演算する制御演算部３と、制御信号３ａをキャリア波より高い整数倍の周波数でＡ／Ｄ変換するＡ／Ｄ変換器４と、ＰＷＭ信号２０に基づいてノイズ発生のタイミング信号９ａを生成するタイミング信号生成部９と、Ａ／Ｄ変換器４の出力から得た複数のサンプリングデータ１２ａ〜１２ｄに対し、タイミング信号９ａとタイミングが重なるサンプリングデータ１２ｄを除くノイズ除去処理を施して制御データ６を決定するノイズ除去部５と、制御データ６とキャリア波との比較によりＰＷＭ信号２０を生成する比較器７とを備える。【選択図】図１

Description

この発明は、電力変換装置などの主回路内のスイッチング素子へのＰＷＭ信号を生成するＰＷＭ制御装置に関し、特にスイッチングノイズの影響を低減するＰＷＭ制御装置に関するものである。

ＰＷＭ制御装置では、フィードバック信号を目標値に近づけるように制御演算した結果から生成した制御データをキャリア波と比較してＰＷＭ信号を生成する。ＭＯＳＦＥＴ等のスイッチング素子をＰＷＭ制御して電力制御を行う電力変換装置、特にＰＷＭインバータにおいては、スイッチング素子のＯＮまたはＯＦＦの状態を切り替えて制御するため、出力電圧は矩形波となり、フィードバック信号に用いる出力電流にはスイッチング素子のスイッチングノイズが含まれる。
従来のＰＷＭ制御では、電流の測定タイミングをサンプリング周期の１／２周期の時点としたものがある（例えば、特許文献１参照）。

特開昭６３−０４８１９６号公報

上記特許文献１記載のＰＷＭ制御では、スイッチングの切り替えを行わない可能性が高い時点で電流検出を行うため、ＰＷＭ制御に用いられるフィードバック信号は、スイッチングノイズの影響が低減されている。しかしながら、スイッチング素子のスイッチングノイズは、目標値を伝送する信号ラインにも放射ノイズとなって干渉するため、目標値自体の精度が損なわれ、生成されるＰＷＭ信号からスイッチングノイズの影響を低減するには限界があった。

この発明は、上記のような問題点を解消するために成されたものであって、目標値成分を含む信号に対してスイッチングノイズの影響を低減してスイッチング素子へのＰＷＭ信号を生成でき、高精度で信頼性の高いＰＷＭ制御が実現できるＰＷＭ制御装置を提供することを目的とする。

この発明に係る第１のＰＷＭ制御装置は、主回路内のスイッチング素子を制御するＰＷＭ信号を生成するＰＷＭ制御装置において、上記主回路からのフィードバック信号と目標値とを入力して、上記フィードバック信号を上記目標値に近づけるように制御信号を演算する制御演算部と、アナログ信号である上記制御信号をディジタル信号にＡ／Ｄ変換するＡ／Ｄ変換器と、生成される上記ＰＷＭ信号のパルスに基づいて、ノイズ発生のタイミング信号を生成するタイミング信号生成部と、上記Ａ／Ｄ変換器の出力から得た複数のサンプリングデータに対し、上記タイミング信号とタイミングが重なるサンプリングデータを除くノイズ除去処理を施して制御データを決定するノイズ除去部と、上記制御データとキャリア波との比較により上記ＰＷＭ信号を生成する比較器とを備えたものである。

またこの発明に係る第２のＰＷＭ制御装置は、主回路内のスイッチング素子を制御するＰＷＭ信号を生成するＰＷＭ制御装置において、上記主回路からのアナログ信号であるフィードバック信号をディジタル信号に変換するＡ／Ｄ変換器と、生成される上記ＰＷＭ信号のパルスに基づいて、ノイズ発生のタイミング信号を生成するタイミング信号生成部と、ディジタル信号から成る目標値をその周波数よりも高い周波数でサンプリングした複数のサンプリングデータに対し、上記タイミング信号とタイミングが重なるサンプリングデータを除くノイズ除去処理を施して目標値データを決定するノイズ除去部と、Ａ／Ｄ変換された上記フィードバック信号と上記目標値データとを入力して、上記フィードバック信号を上記目標値データに近づけるように制御信号を演算する制御演算部と、上記制御信号に基づく制御データとキャリア波との比較により上記ＰＷＭ信号を生成する比較器とを備えたものである。

この発明に係る第１のＰＷＭ制御装置は、以上のように構成されるため、目標値がアナログ信号で与えられた場合に、目標値およびフィードバック信号の双方の成分を含む制御信号に対するスイッチングノイズの影響を低減してスイッチング素子へのＰＷＭ信号を生成でき、高精度で信頼性の高いＰＷＭ制御が実現できる。

またこの発明に係る第２のＰＷＭ制御装置は、以上のように構成されるため、目標値がディジタル信号で与えられた場合に、目標値成分を含む信号に対するスイッチングノイズの影響を低減してスイッチング素子へのＰＷＭ信号を生成でき、高精度で信頼性の高いＰＷＭ制御が実現できる。

この発明の実施の形態１によるＰＷＭ制御回路の構成図である。 この発明の実施の形態１によるＰＷＭ制御回路の動作を説明する波形図である。 この発明の実施の形態１によるＰＷＭ信号の遅延を説明する図である。 この発明の実施の形態１によるＰＷＭ信号の立ち上がり検出回路の構成例を示す図である。 この発明の実施の形態２によるＰＷＭ制御回路の構成図である。 この発明の実施の形態２によるＰＷＭ制御回路の動作を説明する波形図である。

実施の形態１．
以下、この発明の実施の形態１として、電力変換装置の主回路内のスイッチング素子を制御するＰＷＭ制御装置について説明する。図１は、この発明の実施の形態１によるＰＷＭ制御装置としてのＰＷＭ制御回路および主回路の構成を示す図である。
図１（ａ）に示すように、電力変換装置の主回路１は、スイッチング素子１ａおよびスイッチング素子１ａを駆動するゲートドライバ１ｂを備え、ＰＷＭ制御回路１０からのＰＷＭ信号２０によりスイッチング素子１ａがＯＮ／ＯＦＦ制御されて電力変換動作を行う。
ＰＷＭ制御回路１０は、主回路１からの電流、電圧等の検出値によるフィードバック信号２１と外部から与えられる目標値２２とに基づいて、スイッチング素子１ａを制御するＰＷＭ信号２０を生成する。即ち、主回路１の電流、電圧等が目標値２２に近づくようにパルス幅を制御してＰＷＭ信号２０を出力する。
なお、この実施の形態では、ＰＷＭ制御回路１０に入力される目標値２２の信号は、フィードバック信号２１と同様にアナログ信号である。

図１（ｂ）に示すように、ＰＷＭ制御回路１０は、フィードバック信号２１と目標値２２とを入力して制御信号３ａを演算する制御演算部３と、制御信号３ａをＡ／Ｄ変換するＡ／Ｄ変換器４と、Ａ／Ｄ変換器４の出力信号（ディジタル制御信号）４ａに基づいて後述するノイズ除去処理を行い制御データ６を決定するノイズ除去部５と、制御データ６とキャリア波としての三角波８ａとを比較してＰＷＭ信号２０を生成する比較器７と、三角波発生器８と、ノイズ発生のタイミング信号９ａを生成するタイミング信号生成部９とを備える。

図２は、ＰＷＭ制御回路１０の動作を説明する各部の波形図である。
以下、ＰＷＭ制御回路１０内の各部の詳細説明および動作を説明する。
制御演算部３は、フィードバック信号２１と目標値２２との誤差を演算し、ＰＩ制御等の制御方法を用いて、誤差が小さくなるように、即ち、フィードバック信号２１を目標値２２に近づけるように制御演算を行い制御信号３ａを出力する。フィードバック信号２１が目標値２２より小さい場合は、後段で生成されるＰＷＭ信号２０のパルス幅が広くなるように演算し、フィードバック信号２１が目標値２２より大きい場合は、ＰＷＭ信号２０のパルス幅が狭くなるように演算する。
Ａ／Ｄ変換器４は、制御演算部３で得られた制御信号３ａ（アナログ）を、三角波８ａの周波数よりも高い整数倍の周波数でＡ／Ｄ変換する。この場合、三角波８ａの周波数の９倍でＡ／Ｄ変換してディジタル制御信号４ａを出力する。

次に、ノイズ発生のタイミング信号９ａを生成するタイミング信号生成部９について説明する。
まず、ノイズ発生およびそのタイミングについて述べる。
通常、ＰＷＭ信号２０がＰＷＭ制御回路１０から主回路１内のスイッチング素子１ａまで伝送される間には、ゲートドライバ１ｂ内のゲート抵抗等の多数の部品が介在する。このため、図３に示すように、スイッチング素子１ａのゲートに入力される時点のＰＷＭ信号２０ａは、ＰＷＭ制御回路１０から出力されるＰＷＭ信号２０と比べると遅延が発生している。なお、遅延時間Δｔは、回路構成や基板の配線が決まれば固定となる。
また、主回路１のスイッチング素子１ａをスイッチングする際、スイッチングノイズが発生し、ＰＷＭ制御回路１０に入力されるフィードバック信号２１や目標値２２にもノイズが干渉する。スイッチングノイズは、スイッチング素子１ａのゲートに入力される時点のＰＷＭ信号２０ａのパルスの立ち上がりと立ち下がりとのタイミングで発生し、このタイミングは、ＰＷＭ制御回路１０から出力されるＰＷＭ信号２０のパルスの立ち上がりと立ち下がりのタイミングから遅延時間Δｔ、遅れたタイミングである。以下、ＰＷＭ信号のパルスを単にＰＷＭ信号と称す。

タイミング信号生成部９は、遅延時間Δｔを予め設定して保持し、比較器７から出力されるＰＷＭ信号２０に基づいて、ノイズ発生のタイミング信号９ａを生成する。即ち、ＰＷＭ信号２０の立ち上がりと立ち下がりのタイミングを検出し、検出されたタイミングから遅延時間Δｔ、遅延させてタイミング信号９ａを発生する。
ＰＷＭ信号２０の立ち上がりを検出する検出回路は、例えば図４に示す構成にて実現できる。図４に示すように、立ち上がりの検出回路は、データフリップフロップ回路（Ｄ−ＦＦ回路）１４およびＡＮＤ回路１５にて構成される。また立ち下がりの検出回路についても、類似の構成にて実現できる。また、検出されたタイミングを遅延させるのは、ＲＣフィルタやＤ−ＦＦ回路等の回路にて可能であるが、これに限るものではない。

ノイズ除去部５は、Ａ／Ｄ変換器４の出力であるディジタル制御信号４ａと、タイミング信号生成部９からのタイミング信号９ａとに基づいて、以下に示すノイズ除去処理を行って制御データ６を決定する。決定された制御データ６は比較器７に入力され、三角波発生器８で生成される三角波８ａと比較されＰＷＭ信号２０が生成される。
ノイズ除去部５では、まず、データ取込期間Ｔを指定するデータ取込信号１１を発生させ、ディジタル制御信号４ａのデータからデータ取込期間Ｔ内の複数のサンプリングデータ１２ａ〜１２ｄを指定する。比較器７にてＰＷＭ信号２０を生成する際、三角波８ａの立ち上がり時ｔ０において制御データ６が決定されている必要があるため、ノイズ除去部５でのデータ取込期間Ｔは、三角波８ａの立ち上がり時ｔ０の手前、ここでは直前に設定される。この場合、ディジタル制御信号４ａは三角波８ａの周期毎に９個のデータがあり、その内、ｔ０までの４個のデータを複数のサンプリングデータ１２ａ〜１２ｄとして指定する。そして、データ取込期間Ｔ内の複数のサンプリングデータ１２ａ〜１２ｄの内、タイミング信号９ａとタイミングが重なるサンプリングデータ１２ｂを除いて、残りのサンプリングデータ１２ａ、１２ｃ、１２ｄを取り込む。以上の処理をノイズ除去処理と称す。除去データ（サンプリングデータ）１２ｂは、ノイズ１３の発生確率の高いタイミングのサンプリングデータである。
そして、取り込まれたサンプリングデータ１２ａ、１２ｃ、１２ｄに基づいて、平均値等により制御データ６が決定される。

なお、データ取込期間Ｔを指定するデータ取込信号１１は、三角波８ａと同じ固定周波数で発生され、周期毎に複数のサンプリングデータ１２ａ〜１２ｄを指定するためのものである。この場合、４個のサンプリングデータ１２ａ〜１２ｄを指定したが他の複数個でも良い。ノイズ除去処理では、各サンプリングデータ１２ａ〜１２ｄを取り込む際、タイミング信号９ａが報知された場合に、そのサンプリングデータ１２ｂの取り込みを行わない事により除去する。
また、データ取込信号１１は「Ｈ」の時にデータ取込期間Ｔを指定するものを図示したが、極性は逆でも良い。ノイズ発生のタイミング信号９ａについても、「Ｈ」の時にタイミングを報知するものを図示したが、極性は逆でも良い。

以上のように、この実施の形態によれば、遅延時間Δｔを予め設定して保持し、比較器７から出力されるＰＷＭ信号２０に基づいて、ノイズ発生のタイミング信号９ａを生成し、ノイズ除去部５において、Ａ／Ｄ変換器４の出力から得た複数のサンプリングデータ１２ａ〜１２ｄに対し、タイミング信号９ａとタイミングが重なるサンプリングデータ１２ｂを除くノイズ除去処理を施して制御データ６を決定する。これにより、スイッチングノイズの影響を低減してスイッチング素子１ａへのＰＷＭ信号２０を生成できる。
また、ノイズ除去処理は、フィードバック信号２１と目標値２２とに基づいて生成された制御信号３ａをＡ／Ｄ変換したディジタル制御信号４ａに対して行う。このため、フィードバック信号２１と目標値２２との双方の成分を含むディジタル制御信号４ａに対してノイズ除去処理を行ってスイッチングノイズによる影響を低減し、正確な制御データ６を演算できる。これにより、高精度で信頼性の高いＰＷＭ制御が実現でき、主回路１の電力変換動作の信頼性も向上する。

またＡ／Ｄ変換器４は、三角波８ａの周波数より高い整数倍の周波数でＡ／Ｄ変換するため、ノイズ除去処理を行う複数のサンプリングデータ１２ａ〜１２ｄを容易に得ることができる。
またノイズ除去部５は、データ取込期間Ｔを指定するデータ取込信号１１を用いて、三角波８ａの周期毎に予め設定された複数個のサンプリングデータ１２ａ〜１２ｄを指定し、ノイズ除去処理を施すため、ノイズ除去処理を行う複数のサンプリングデータ１２ａ〜１２ｄを容易で確実に指定できると共に、ノイズ除去処理を効率的に行って制御データ６を決定できる。

またタイミング信号生成部９は、ＰＷＭ信号２０の立ち上がりおよび立ち下がりのタイミングを所定の遅延時間Δｔで遅らせてタイミング信号９ａを発生するため、信頼性の高いノイズ発生のタイミング信号９ａを容易に生成できる。
また、遅延時間Δｔは、ＰＷＭ信号２０がスイッチング素子１ａに到達するに要する時間を予め設定して用いるため、ノイズ発生のタイミングを正確に予測してタイミング信号９ａを発生することができる。

実施の形態２．
次に、この発明の実施の形態２について説明する。
図５は、この発明の実施の形態２によるＰＷＭ制御装置としてのＰＷＭ制御回路１０ａおよび主回路１の構成を示す図である。図中、上記実施の形態１と同様の構成については同符号を付している。
図５（ａ）に示すように、電力変換装置の主回路１は、スイッチング素子１ａおよびスイッチング素子１ａを駆動するゲートドライバ１ｂを備え、ＰＷＭ制御回路１０ａからのＰＷＭ信号２０によりスイッチング素子１ａがＯＮ／ＯＦＦ制御されて電力変換動作を行う。なお、この実施の形態では、ＰＷＭ制御回路１０ａに入力される目標値２２ａの信号は、フィードバック信号（アナログ）２１と異なりディジタル信号である。
ＰＷＭ制御回路１０ａは、主回路１からの電流、電圧等の検出値によるフィードバック信号２１と外部から与えられる目標値２２ａとに基づいて、スイッチング素子１ａを制御するＰＷＭ信号２０を生成する。

図５（ｂ）に示すように、ＰＷＭ制御回路１０ａは、フィードバック信号２１の高周波ノイズを除去するローパスフィルタ（ＬＰＦ）２９と、ローパスフィルタ２９を介して出力されたフィードバック信号２１をＡ／Ｄ変換するＡ／Ｄ変換器２４と、目標値２２ａに基づいて後述するノイズ除去処理を行い目標値データ２５ａを決定するノイズ除去部２５と、Ａ／Ｄ変換されたフィードバック信号（ディジタル）２４ａと目標値データ２５ａとを入力して制御信号２３ａを演算する制御演算部２３と、制御信号２３ａに基づいて制御データ２６ａを決定するデータ決定部２６と、制御データ２６ａとキャリア波としての三角波８ａとを比較してＰＷＭ信号２０を生成する比較器７と、三角波発生器８と、ノイズ発生のタイミング信号９ａを生成するタイミング信号生成部９とを備える。
比較器７、三角波発生器８およびタイミング信号生成部９は、上記実施の形態１と同様の構成で同様に動作する。

図６は、ＰＷＭ制御回路１０ａのノイズ除去部２５の動作を説明する波形図である。
以下、ＰＷＭ制御回路１０ａ内の各部の詳細説明および動作を説明する。
タイミング信号生成部９は、上記実施の形態１と同様に、遅延時間Δｔを予め設定して保持し、比較器７から出力されるＰＷＭ信号２０の立ち上がりと立ち下がりのタイミングを検出し、検出されたタイミングから遅延時間Δｔ、遅延させてノイズ発生のタイミング信号９ａを生成する。
ＰＷＭ制御回路１０ａに入力されたフィードバック信号２１は、ローパスフィルタ２９により高周波ノイズが除去された後、Ａ／Ｄ変換器２４でＡ／Ｄ変換される。
また、ＰＷＭ制御回路１０ａに入力される目標値２２ａは、予め定めた周波数の「Ｌ（０）」と「Ｈ（１）」との２進データで構成され、ノイズ除去部２５に入力される。

ノイズ除去部２５では、図６に示すように、目標値２２ａを、サンプリング取込信号２７により、目標値２２ａの周波数よりも高い周波数でサンプリングして、この場合、４倍のサンプリングデータを得る。そして、タイミング信号生成部９からのタイミング信号９ａとタイミングが重なるサンプリングデータ（サンプリング取込信号２７ａ、２７ｂに対応するサンプリングデータ）を除いて、残りのサンプリングデータを取り込む。除去されるサンプリングデータは、ノイズ２８の発生確率の高いタイミングのデータである。このノイズ除去処理では、各サンプリングデータを取り込む際、タイミング信号９ａが報知された場合に、そのサンプリングデータの取り込みを行わない事により除去する。
そして、取り込まれたサンプリングデータに基づいて、多数決判定により目標値データ２５ａの「Ｌ（０）」／「Ｈ（１）」を決定する。
例えば、図６の初めの４個のサンプリングデータでは、２個目が除去され残りの３個の「Ｈ（１）」であるサンプリングデータを取り込んで目標値データ２５ａの「Ｈ（１）」を決定する。

制御演算部２３では、ローパスフィルタ２９およびＡ／Ｄ変換器２４を介して出力されたフィードバック信号（ディジタル）２４ａと目標値データ２５ａとの誤差を演算し、ＰＩ制御等の制御方法を用いて、誤差が小さくなるように、即ち、フィードバック信号（ディジタル）２４ａを目標値データ２５ａに近づけるように制御演算を行い制御信号２３ａを出力する。
そして、データ決定部２６は、制御演算部２３から出力された制御信号２３ａを、予め定めたタイミングでサンプリングして制御データ２６ａを決定する。決定された制御データ２６ａは比較器７に入力され、三角波発生器８で生成される三角波８ａと比較されＰＷＭ信号２０が生成される。

この実施の形態においても、遅延時間Δｔを予め設定して保持し、比較器７から出力されるＰＷＭ信号２０に基づいて、ノイズ発生のタイミング信号９ａを生成する。そして、ノイズ除去部２５において、ディジタル信号から成る目標値２２ａをその周波数よりも高い周波数でサンプリングした複数のサンプリングデータに対し、タイミング信号９ａとタイミングが重なるサンプリングデータを除くノイズ除去処理を施して目標値データ２５ａを決定する。これにより、スイッチングノイズの影響が低減された正確な目標値データ２５ａが得られる。そして、ローパスフィルタ２９にて高周波ノイズが低減されたフィードバック信号（ディジタル）２４ａと目標値データ２５ａとを用いて制御演算部２３にて制御演算する。このためスイッチングノイズによる影響を低減して、正確な制御信号２３ａを演算できる。これにより、高精度で信頼性の高いＰＷＭ制御が実現でき、主回路１の電力変換動作の信頼性も向上する。

なお、目標値２２ａがパラレル信号である場合は、そのパラレル信号の本数分のノイズ除去部２５を設ければ良い。

また、上記実施の形態では、ＰＷＭ制御回路１０ａ内にローパスフィルタ２９を備えてフィードバック信号２１の高周波ノイズを低減したが、ノイズ低減処理がされたフィードバック信号をＰＷＭ制御回路１０ａに入力しても良く、その場合、ＰＷＭ制御回路１０ａ内のローパスフィルタ２９は不要である。

なお、この発明は、発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

１ 主回路、１ａ スイッチング素子、３ 制御演算部、３ａ 制御信号、
４ Ａ／Ｄ変換器、５ ノイズ除去部、６ 制御データ、７ 比較器、８ａ 三角波、
９ タイミング信号生成部、９ａ タイミング信号、１０，１０ａ ＰＷＭ制御回路、
１２ａ〜１２ｄ サンプリングデータ、１２ｂ 除去データ（サンプリングデータ）、
２０ ＰＷＭ信号、２１ フィードバック信号、２２ 目標値（アナログ）、
２２ａ 目標値（ディジタル）、２３ 制御演算部、２３ａ 制御信号、
２４ Ａ／Ｄ変換器、２５ ノイズ除去部、２６ａ 制御データ、
２７ サンプリング取込信号、２９ ローパスフィルタ、Ｔ データ取込期間、
Δｔ 遅延時間。

Claims (7)

1. 主回路内のスイッチング素子を制御するＰＷＭ信号を生成するＰＷＭ制御装置において、
   上記主回路からのフィードバック信号と目標値とを入力して、上記フィードバック信号を上記目標値に近づけるように制御信号を演算する制御演算部と、
   アナログ信号である上記制御信号をディジタル信号にＡ／Ｄ変換するＡ／Ｄ変換器と、
   生成される上記ＰＷＭ信号のパルスに基づいて、ノイズ発生のタイミング信号を生成するタイミング信号生成部と、
   上記Ａ／Ｄ変換器の出力から得た複数のサンプリングデータに対し、上記タイミング信号とタイミングが重なるサンプリングデータを除くノイズ除去処理を施して制御データを決定するノイズ除去部と、
   上記制御データとキャリア波との比較により上記ＰＷＭ信号を生成する比較器とを備えたことを特徴とするＰＷＭ制御装置。
2. 上記Ａ／Ｄ変換器は、上記キャリア波の周波数より高い整数倍の周波数でＡ／Ｄ変換することを特徴とする請求項１に記載のＰＷＭ制御装置。
3. 上記ノイズ除去部は、ディジタル信号に変換された上記制御信号のデータの内、上記キャリア波の周期毎に予め設定された複数個を、上記複数のサンプリングデータとしてノイズ除去処理を施すことを特徴とする請求項２に記載のＰＷＭ制御装置。
4. 主回路内のスイッチング素子を制御するＰＷＭ信号を生成するＰＷＭ制御装置において、
   上記主回路からのアナログ信号であるフィードバック信号をディジタル信号に変換するＡ／Ｄ変換器と、
   生成される上記ＰＷＭ信号のパルスに基づいて、ノイズ発生のタイミング信号を生成するタイミング信号生成部と、
   ディジタル信号から成る目標値をその周波数よりも高い周波数でサンプリングした複数のサンプリングデータに対し、上記タイミング信号とタイミングが重なるサンプリングデータを除くノイズ除去処理を施して目標値データを決定するノイズ除去部と、
   Ａ／Ｄ変換された上記フィードバック信号と上記目標値データとを入力して、上記フィードバック信号を上記目標値データに近づけるように制御信号を演算する制御演算部と、
   上記制御信号に基づく制御データとキャリア波との比較により上記ＰＷＭ信号を生成する比較器とを備えたことを特徴とするＰＷＭ制御装置。
5. 上記フィードバック信号はローパスフィルタを経た後、上記Ａ／Ｄ変換器にてＡ／Ｄ変換されることを特徴とする請求項４に記載のＰＷＭ制御装置。
6. 上記タイミング信号生成部は、上記比較器で生成される上記ＰＷＭ信号の立ち上がりおよび立ち下がりのタイミングを所定の遅延時間で遅らせて上記タイミング信号を発生することを特徴とする請求項１から請求項５のいずれか１項に記載のＰＷＭ制御装置。
7. 上記ＰＷＭ信号が上記スイッチング素子に到達するに要する時間を予め設定して、上記所定の遅延時間とすることを特徴とする請求項６に記載のＰＷＭ制御装置。

Images