JP4836603B2

JP4836603B2 - Ｄｃ−ｄｃコンバータ

Info

Publication number: JP4836603B2
Application number: JP2006043854A
Authority: JP
Inventors: 幸弘野崎; 晴夫渡辺; 芳彦菊地
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2006-02-21
Filing date: 2006-02-21
Publication date: 2011-12-14
Anticipated expiration: 2026-02-21
Also published as: JP2007228659A

Description

本発明は、デジタル制御方式のＤＣ−ＤＣコンバータに関するものである。

従来のＤＣ−ＤＣコンバータをデジタル制御で実現する手段として、出力電圧やインダクタ電流を検出して、Ａ／Ｄコンバータでデジタル値に変換し、演算動作によりＰＷＭ信号を生成してスイッチング素子を駆動させる方式があった（例えば、特許文献１参照）。
特開２００４−２９７９４３号公報

しかし、このような手段を用いると検出からスイッチング素子の駆動まで時間がかかり過ぎ、高いスイッチング周波数で動作させる場合や速い応答動作が要求される場合、制御がついていかず、ハンチングを起こすおそれがある。

本発明は、上記問題に鑑みてなされたものであり、Ａ／Ｄ変換や演算動作により遅れた検出信号の位相を補償する動作を行うＤＣ−ＤＣコンバータを提供する。

上記課題を解決するために、本発明に係るＤＣ−ＤＣコンバータは、出力電圧を検出して、入力側に設けたメインスイッチに制御信号を出力する制御回路を備えたＤＣ−ＤＣコンバータであって、前記制御回路は、前記ＤＣ−ＤＣコンバータの出力電圧を一定のサンプリング周期でサンプリングするＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段でサンプリングした各電圧値を、サンプリング順に記憶する記憶手段と、前記サンプリング順に記憶されている複数の電圧値から、出力電圧信号を関数近似して予測波を作成するための演算手段と、前記演算手段によって作成した予測波と基準波との比較動作による、前記メインスイッチを駆動する信号を作成する駆動手段と、を備えてあることを特徴とする。

また、前記演算手段は二次関数、三次以上の関数若しくは三角関数近似を行い、制御用の出力電圧信号波形を予測して実現していることを特徴とする。

本発明によれば、離散的に検出された出力電圧信号を時系列でメモリに蓄積し、その得られた何点かの離散データから二次関数、三次関数、三角関数その他関数による近似動作によって数式化を行い、現時点から離散的に数ポイント先のデータを予測算出して、得られた数値と基準波の比較動作により得られるＰＷＭ駆動信号を用いて、ＤＣ−ＤＣコンバータのメインスイッチを駆動するため、比較動作により得られたＰＷＭ駆動信号は最初の出力電圧信号より位相が進んでおり、制御回路や主回路による遅れ時間を取り戻すことができ、その結果ＤＣ−ＤＣコンバータの安定した動作を可能にしている。

以下、添付図面を用いて本発明ＤＣ−ＤＣコンバータに係る実施例を説明する。図１は本発明に係るＤＣ−ＤＣコンバータの一実施例を示した回路図である。また、図２に本発明に係るＤＣ−ＤＣコンバータの要部の回路図を示す。このＤＣ−ＤＣコンバータは直流入力源Ｖinを有し、これに並列の入力コンデンサＣinを接続してある。

また、本実施例に係るＤＣ−ＤＣコンバータは２つのメインスイッチＱ１，Ｑ２を備え、一方のメインスイッチＱ１は直流入力源Ｖinの正端子に接続し、また、他方のメインスイッチＱ２は入力コンデンサＣinと一方のメインスイッチＱ１との直列回路と並列に接続してある。また、このＤＣ−ＤＣコンバータの出力側に出力インダクタＬと平滑コンデンサＣoutを接続してある。さらに負荷１を接続してある。出力電圧Ｖｏを検出して、入力側に設けたメインスイッチＱ１，Ｑ２に制御信号を出力する制御回路１０を備えてある。

制御回路１０は、出力電圧Ｖｏを検出し、誤差増幅する誤差増幅器２０と、誤差増幅した出力電圧を一定のサンプリング周期でサンプリングするＡ／Ｄ変換器３０と、このＡ／Ｄ変換器３０でサンプリングした各電圧値を、サンプリング順に記憶する記憶手段であるメモリ５０と、メモリ５０でサンプリング順に記憶されている複数の電圧値から、出力電圧信号を関数近似するための演算部４０とを備えてある。

演算部４０は、関数近似予測演算手段４１を備え、関数近似予測演算手段４１はＡ／Ｄ変換器３０から出力される出力電圧信号と、Ａ／Ｄ変換器３０からメモリ５０に出力され、メモリ５０でサンプリング順に記憶された出力電圧信号から関数近似して予測波を演算する手段である。

例えば二次関数で近似する場合、二次関数は変曲点が１ヶ所であるため、Ａ／Ｄ変換器３０から出力された出力電圧信号とメモリ５０から直前２回分の出力電圧信号との計３回分の出力電圧信号から二次関数を求めることができる。これを予測波として出力する。

三次関数で近似する場合、三次関数は変曲点が２ヶ所であるため、Ａ／Ｄ変換器３０から出力された出力電圧信号とメモリ５０から直前３回分の出力電圧信号との計４回分の出力電圧信号から三次関数を求め、これを予測波として出力する。

ｎ次関数（ｎは自然数）で近似する場合、ｎ次関数は変曲点が（ｎ−１）ヶ所であるため、Ａ／Ｄ変換器３０から出力された出力電圧信号とメモリ５０から直前ｎ回分の出力電圧信号との計（ｎ＋１）回分の出力電圧信号からｎ次関数を求め、これを予測波として出力する。

三角関数で近似する場合は、予め周期と振幅が分かっている場合は、Ａ／Ｄ変換器３０から出力された出力電圧信号から正弦波を求め、これを予測波として出力する。なお、本実施例においては、一番近似が容易な二次関数を用いて説明する。

演算部４０は、比較演算手段４２を備え、比較演算手段４２は予め作成した基準波、例えば、三角波やＣＲ充放電波と、予測波とを比較して、基準波が予測波以上になった場合に、リセット信号を出力する手段である。

制御回路１０は、演算部４０によって作成した予測波と基準波との比較動作により生成した信号を、駆動手段に出力するフリップフロップ６０を備えてある。フリップフロップ６０は、演算部４０からリセット信号を、前記三角波や前記ＣＲ充放電波と同期しているクロック波をタイマー回路からセット信号としてそれぞれ交互に入力するように構成してある。

制御回路１０は、駆動手段であるゲートドライブ７０を備えてある。このゲートドライブ７０は、フリップフロップ６０で出力したセット信号及びリセット信号を入力し、セット信号及びリセット信号を増幅してＰＷＭ駆動信号に変換してメインスイッチＱ１，Ｑ２を駆動する信号を生成し、これをメインスイッチＱ１，Ｑ２に出力するように構成してある。なお、本実施例では、フリップフロップ６０とゲートドライブ７０をそれぞれ設けてあるが、フリップフロップがゲートドライブとしての駆動能力を備えてあれば一つでよい。

以上のように構成してあるＤＣ−ＤＣコンバータは以下のように作用する。先ず、制御回路１０で一定のサンプリング周期で出力電圧Ｖｏを検出し、これを誤差増幅器２０で誤差増幅する。誤差増幅した出力電圧を一定のサンプリング周期においてＡ／Ｄ変換器３０でサンプリングする。このＡ／Ｄ変換器３０でサンプリングした各電圧値を、メモリ５０並びに演算部４０に出力する。

メモリ５０では、Ａ／Ｄ変換器３０でサンプリングした各電圧値を、サンプリング順に記憶する。演算部４０の関数近似予測演算手段４１では、Ａ／Ｄ変換器３０から出力される出力電圧信号と、Ａ／Ｄ変換器３０からメモリ５０に出力され、メモリ５０でサンプリング順に記憶された出力電圧信号とから関数近似して予測波を演算する。

例えば二次関数で近似する場合は、Ａ／Ｄ変換器３０から出力された出力電圧信号とメモリ５０から直前２回分の出力電圧信号との計３回分の出力電圧信号から二次関数を求め、これを予測波として出力する。具体的について、図３のグラフを参照して説明する。

先ず、二次関数はｙ＝ａｘ^２＋ｂｘ＋ｃ（ｘ，ｙは変数、ａ，ｂ，ｃは定数）である。本実施例においては、時間をｘ、出力電圧をｙとする。先ず、図３に示すように、２つ前の測定値は（ｘ，ｙ）＝（０，ｙ_０）であるが、ｙ_０だけ移動して、２つ前の測定値を原点に移動する。これにより、ｙ＝ａｘ^２＋ｂｘで求められる。

また、１つ前の測定値と、現在の測定値をそれぞれ（ｘ，ｙ）＝（１，ｙ_１），（２，ｙ_２）とすると、
ｙ_１＝ａ＋ｂ，ｙ_２＝４ａ＋２ｂ
となる。これにより、定数ａ，ｂはそれぞれ、
ａ＝（−２ｙ_１＋ｙ_２）／２，ｂ＝（４ｙ_１−ｙ_２）／２
となる。得られた二次関数から獲得したい時間先のポイント数をｘに代入し、算出したｙの値にｙ_０の値を加える。

以上のように演算することにより、例えば、サンプリング周期を２０ｎｓとすると、１００ｎｓ後の値は、
（ｘ_７，ｙ_７）＝（７，４９ａ＋７ｂ＋ｙ_０）
となる。この値が予測値となる。

以上より、一定のサンプリング周期で予測値を演算することにより、予測波は図４の破線で示す波形となる。図４で示すように、予測波は出力電圧Ｖｏを誤差増幅器２０で誤差増幅して得た誤差増幅波と比較して、位相が進む。

予測波は、比較演算手段４２で予め作成した基準波、本実施例においては、ＣＲ充放電波と予測波とを比較する。なお、通常ＣＲ充放電波は抵抗とコンデンサとを用い、充放電させて波形を作成するが、本実施例においては、デジタル機器を利用して演算により波形を作成している。予測波がＣＲ充放電波以上になった場合に、ＣＲ充放電波は下がるとともに、リセット信号をゲートドライブ６０に出力する。本実施例においては、誤差増幅波と比較して予測波は位相が進むため、ＣＲ充放電波は誤差増幅波より先に予測波を上回り、これに応じて、比較演算手段４２でリセット信号を出力する。これにより、制御回路１０や主回路による遅れ時間を取り戻すことができる。

フリップフロップ６０では、演算部４０からリセット信号を、クロック波をタイマー回路からセット信号としてそれぞれ交互に入力する。そしてラッチされたセット信号とリセット信号をゲートドライブ７０に出力し、ゲートドライブ７０でセット信号及びリセット信号を増幅してＰＷＭ駆動信号に変換し、これをメインスイッチＱ１，Ｑ２それぞれに出力して、メインスイッチを駆動する。

以上の作用により、現時点から離散的に数ポイント先のデータを予測算出して、得られた数値と基準波の比較動作により得られるＰＷＭ駆動信号を用いて、ＤＣ−ＤＣコンバータのメインスイッチを駆動するため、比較動作により得られたＰＷＭ信号は最初の出力電圧信号より位相が進んでおり、制御回路や主回路による遅れ時間を取り戻すことができ、その結果ＤＣ−ＤＣコンバータの安定した動作をすることができる。

本発明によれば、離散的に検出された出力電圧信号を時系列でメモリに蓄積し、その得られた何点かの離散データから二次関数、三次関数、三角関数その他関数による近似動作によって数式化を行い、現時点から離散的に数ポイント先のデータを予測算出して、得られた数値と基準波の比較動作により得られるＰＷＭ駆動信号を用いて、ＤＣ−ＤＣコンバータのメインスイッチを駆動するため、比較動作により得られたＰＷＭ駆動信号は最初の出力電圧信号により位相が進んでおり、制御回路や主回路による遅れ時間を取り戻すことができ、その結果ＤＣ−ＤＣコンバータの安定した動作を得ることができ、産業上利用可能である。

本発明に係るＤＣ−ＤＣコンバータを示した回路図である。図１図示ＤＣ−ＤＣコンバータの要部の回路図である。図１図示ＤＣ−ＤＣコンバータにおける予測波を作成するための予測動作波形図である。図１図示ＤＣ−ＤＣコンバータにおける動作波形図である。

符号の説明

Ｖin 直流入力源
Ｃin 入力コンデンサ
Ｑ１，Ｑ２メインスイッチ
Ｌ出力インダクタ
Ｃout 平滑コンデンサ
１０制御回路
２０誤差増幅器
３０Ａ／Ｄ変換器
４０演算部
４１関数近似予測演算手段
４２比較演算手段
５０メモリ
６０フリップフロップ
７０ゲートドライブ

Claims

出力電圧を検出して、入力側に設けたメインスイッチに制御信号を出力する制御回路を備えたＤＣ−ＤＣコンバータであって、
前記制御回路は、前記ＤＣ−ＤＣコンバータの出力電圧を一定のサンプリング周期でサンプリングするＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段でサンプリングした各電圧値を、サンプリング順に記憶する記憶手段と、
前記サンプリング順に記憶されている複数の電圧値から、出力電圧信号を関数近似して予測波を作成するための演算手段と、
前記演算手段によって作成した予測波と基準波との比較動作による、前記メインスイッチを駆動する信号を作成する駆動手段と、
を備えてあることを特徴とするＤＣ−ＤＣコンバータ。
前記演算手段は二次関数近似を行い、制御用の出力電圧信号波形を予測して実現していることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
前記演算手段は三次以上の関数近似若しくは三角関数近似を行い、制御用の出力電圧信号波形を予測して実現していることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。