JP2007228659A - Dc−dcコンバータ - Google Patents

Dc−dcコンバータ Download PDF

Info

Publication number
JP2007228659A
JP2007228659A JP2006043854A JP2006043854A JP2007228659A JP 2007228659 A JP2007228659 A JP 2007228659A JP 2006043854 A JP2006043854 A JP 2006043854A JP 2006043854 A JP2006043854 A JP 2006043854A JP 2007228659 A JP2007228659 A JP 2007228659A
Authority
JP
Japan
Prior art keywords
converter
output voltage
wave
signal
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006043854A
Other languages
English (en)
Other versions
JP4836603B2 (ja
Inventor
Yukihiro Nozaki
幸弘 野崎
Haruo Watanabe
晴夫 渡辺
Yoshihiko Kikuchi
芳彦 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2006043854A priority Critical patent/JP4836603B2/ja
Publication of JP2007228659A publication Critical patent/JP2007228659A/ja
Application granted granted Critical
Publication of JP4836603B2 publication Critical patent/JP4836603B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】 本発明は、A/D変換や演算動作により遅れた検出信号の位相を補償する動作を行うDC−DCコンバータを提供する。
【解決手段】 出力電圧を検出して、入力側に設けたメインスイッチに制御信号を出力する制御回路10を備えたDC−DCコンバータであって、前記制御回路は、前記DC−DCコンバータの出力電圧を一定のサンプリング周期でサンプリングするA/D変換手段30と、前記A/D変換手段でサンプリングした各電圧値を、サンプリング順に記憶する記憶手段50と、前記サンプリング順に記憶されている複数の電圧値から、出力電圧信号を関数近似して予測波を作成するための演算手段40と、前記演算手段によって作成した予測波と基準波との比較動作による、前記メインスイッチを駆動する信号を作成する駆動手段70と、を備えてあることを特徴とするDC−DCコンバータ。
【選択図】図1

Description

本発明は、デジタル制御方式のDC−DCコンバータに関するものである。
従来のDC−DCコンバータをデジタル制御で実現する手段として、出力電圧やインダクタ電流を検出して、A/Dコンバータでデジタル値に変換し、演算動作によりPWM信号を生成してスイッチング素子を駆動させる方式があった(例えば、特許文献1参照)。
特開2004−297943号公報
しかし、このような手段を用いると検出からスイッチング素子の駆動まで時間がかかり過ぎ、高いスイッチング周波数で動作させる場合や速い応答動作が要求される場合、制御がついていかず、ハンチングを起こすおそれがある。
本発明は、上記問題に鑑みてなされたものであり、A/D変換や演算動作により遅れた検出信号の位相を補償する動作を行うDC−DCコンバータを提供する。
上記課題を解決するために、本発明に係るDC−DCコンバータは、出力電圧を検出して、入力側に設けたメインスイッチに制御信号を出力する制御回路を備えたDC−DCコンバータであって、前記制御回路は、前記DC−DCコンバータの出力電圧を一定のサンプリング周期でサンプリングするA/D変換手段と、前記A/D変換手段でサンプリングした各電圧値を、サンプリング順に記憶する記憶手段と、前記サンプリング順に記憶されている複数の電圧値から、出力電圧信号を関数近似して予測波を作成するための演算手段と、前記演算手段によって作成した予測波と基準波との比較動作による、前記メインスイッチを駆動する信号を作成する駆動手段と、を備えてあることを特徴とする。
また、前記演算手段は二次関数、三次以上の関数若しくは三角関数近似を行い、制御用の出力電圧信号波形を予測して実現していることを特徴とする。
本発明によれば、離散的に検出された出力電圧信号を時系列でメモリに蓄積し、その得られた何点かの離散データから二次関数、三次関数、三角関数その他関数による近似動作によって数式化を行い、現時点から離散的に数ポイント先のデータを予測算出して、得られた数値と基準波の比較動作により得られるPWM駆動信号を用いて、DC−DCコンバータのメインスイッチを駆動するため、比較動作により得られたPWM駆動信号は最初の出力電圧信号より位相が進んでおり、制御回路や主回路による遅れ時間を取り戻すことができ、その結果DC−DCコンバータの安定した動作を可能にしている。
以下、添付図面を用いて本発明DC−DCコンバータに係る実施例を説明する。図1は本発明に係るDC−DCコンバータの一実施例を示した回路図である。また、図2に本発明に係るDC−DCコンバータの要部の回路図を示す。このDC−DCコンバータは直流入力源Vinを有し、これに並列の入力コンデンサCinを接続してある。
また、本実施例に係るDC−DCコンバータは2つのメインスイッチQ1,Q2を備え、一方のメインスイッチQ1は直流入力源Vinの正端子に接続し、また、他方のメインスイッチQ2は入力コンデンサCinと一方のメインスイッチQ1との直列回路と並列に接続してある。また、このDC−DCコンバータの出力側に出力インダクタLと平滑コンデンサCoutを接続してある。さらに負荷1を接続してある。出力電圧Voを検出して、入力側に設けたメインスイッチQ1,Q2に制御信号を出力する制御回路10を備えてある。
制御回路10は、出力電圧Voを検出し、誤差増幅する誤差増幅器20と、誤差増幅した出力電圧を一定のサンプリング周期でサンプリングするA/D変換器30と、このA/D変換器30でサンプリングした各電圧値を、サンプリング順に記憶する記憶手段であるメモリ50と、メモリ50でサンプリング順に記憶されている複数の電圧値から、出力電圧信号を関数近似するための演算部40とを備えてある。
演算部40は、関数近似予測演算手段41を備え、関数近似予測演算手段41はA/D変換器30から出力される出力電圧信号と、A/D変換器30からメモリ50に出力され、メモリ50でサンプリング順に記憶された出力電圧信号から関数近似して予測波を演算する手段である。
例えば二次関数で近似する場合、二次関数は変曲点が1ヶ所であるため、A/D変換器30から出力された出力電圧信号とメモリ50から直前2回分の出力電圧信号との計3回分の出力電圧信号から二次関数を求めることができる。これを予測波として出力する。
三次関数で近似する場合、三次関数は変曲点が2ヶ所であるため、A/D変換器30から出力された出力電圧信号とメモリ50から直前3回分の出力電圧信号との計4回分の出力電圧信号から三次関数を求め、これを予測波として出力する。
n次関数(nは自然数)で近似する場合、n次関数は変曲点が(n−1)ヶ所であるため、A/D変換器30から出力された出力電圧信号とメモリ50から直前n回分の出力電圧信号との計(n+1)回分の出力電圧信号からn次関数を求め、これを予測波として出力する。
三角関数で近似する場合は、予め周期と振幅が分かっている場合は、A/D変換器30から出力された出力電圧信号から正弦波を求め、これを予測波として出力する。なお、本実施例においては、一番近似が容易な二次関数を用いて説明する。
演算部40は、比較演算手段42を備え、比較演算手段42は予め作成した基準波、例えば、三角波やCR充放電波と、予測波とを比較して、基準波が予測波以上になった場合に、リセット信号を出力する手段である。
制御回路10は、演算部40によって作成した予測波と基準波との比較動作により生成した信号を、駆動手段に出力するフリップフロップ60を備えてある。フリップフロップ60は、演算部40からリセット信号を、前記三角波や前記CR充放電波と同期しているクロック波をタイマー回路からセット信号としてそれぞれ交互に入力するように構成してある。
制御回路10は、駆動手段であるゲートドライブ70を備えてある。このゲートドライブ70は、フリップフロップ60で出力したセット信号及びリセット信号を入力し、セット信号及びリセット信号を増幅してPWM駆動信号に変換してメインスイッチQ1,Q2を駆動する信号を生成し、これをメインスイッチQ1,Q2に出力するように構成してある。なお、本実施例では、フリップフロップ60とゲートドライブ70をそれぞれ設けてあるが、フリップフロップがゲートドライブとしての駆動能力を備えてあれば一つでよい。
以上のように構成してあるDC−DCコンバータは以下のように作用する。先ず、制御回路10で一定のサンプリング周期で出力電圧Voを検出し、これを誤差増幅器20で誤差増幅する。誤差増幅した出力電圧を一定のサンプリング周期においてA/D変換器30でサンプリングする。このA/D変換器30でサンプリングした各電圧値を、メモリ50並びに演算部40に出力する。
メモリ50では、A/D変換器30でサンプリングした各電圧値を、サンプリング順に記憶する。演算部40の関数近似予測演算手段41では、A/D変換器30から出力される出力電圧信号と、A/D変換器30からメモリ50に出力され、メモリ50でサンプリング順に記憶された出力電圧信号とから関数近似して予測波を演算する。
例えば二次関数で近似する場合は、A/D変換器30から出力された出力電圧信号とメモリ50から直前2回分の出力電圧信号との計3回分の出力電圧信号から二次関数を求め、これを予測波として出力する。具体的について、図3のグラフを参照して説明する。
先ず、二次関数はy=ax+bx+c(x,yは変数、a,b,cは定数)である。本実施例においては、時間をx、出力電圧をyとする。先ず、図3に示すように、2つ前の測定値は(x,y)=(0,y)であるが、yだけ移動して、2つ前の測定値を原点に移動する。これにより、y=ax+bxで求められる。
また、1つ前の測定値と、現在の測定値をそれぞれ(x,y)=(1,y),(2,y)とすると、
=a+b,y=4a+2b
となる。これにより、定数a,bはそれぞれ、
a=(−2y+y)/2,b=(4y−y)/2
となる。得られた二次関数から獲得したい時間先のポイント数をxに代入し、算出したyの値にyの値を加える。
以上のように演算することにより、例えば、サンプリング周期を20nsとすると、100ns後の値は、
(x,y)=(7,49a+7b+y
となる。この値が予測値となる。
以上より、一定のサンプリング周期で予測値を演算することにより、予測波は図4の破線で示す波形となる。図4で示すように、予測波は出力電圧Voを誤差増幅器20で誤差増幅して得た誤差増幅波と比較して、位相が進む。
予測波は、比較演算手段42で予め作成した基準波、本実施例においては、CR充放電波と予測波とを比較する。なお、通常CR充放電波は抵抗とコンデンサとを用い、充放電させて波形を作成するが、本実施例においては、デジタル機器を利用して演算により波形を作成している。予測波がCR充放電波以上になった場合に、CR充放電波は下がるとともに、リセット信号をゲートドライブ60に出力する。本実施例においては、誤差増幅波と比較して予測波は位相が進むため、CR充放電波は誤差増幅波より先に予測波を上回り、これに応じて、比較演算手段42でリセット信号を出力する。これにより、制御回路10や主回路による遅れ時間を取り戻すことができる。
フリップフロップ60では、演算部40からリセット信号を、クロック波をタイマー回路からセット信号としてそれぞれ交互に入力する。そしてラッチされたセット信号とリセット信号をゲートドライブ70に出力し、ゲートドライブ70でセット信号及びリセット信号を増幅してPWM駆動信号に変換し、これをメインスイッチQ1,Q2それぞれに出力して、メインスイッチを駆動する。
以上の作用により、現時点から離散的に数ポイント先のデータを予測算出して、得られた数値と基準波の比較動作により得られるPWM駆動信号を用いて、DC−DCコンバータのメインスイッチを駆動するため、比較動作により得られたPWM信号は最初の出力電圧信号より位相が進んでおり、制御回路や主回路による遅れ時間を取り戻すことができ、その結果DC−DCコンバータの安定した動作をすることができる。
本発明によれば、離散的に検出された出力電圧信号を時系列でメモリに蓄積し、その得られた何点かの離散データから二次関数、三次関数、三角関数その他関数による近似動作によって数式化を行い、現時点から離散的に数ポイント先のデータを予測算出して、得られた数値と基準波の比較動作により得られるPWM駆動信号を用いて、DC−DCコンバータのメインスイッチを駆動するため、比較動作により得られたPWM駆動信号は最初の出力電圧信号により位相が進んでおり、制御回路や主回路による遅れ時間を取り戻すことができ、その結果DC−DCコンバータの安定した動作を得ることができ、産業上利用可能である。
本発明に係るDC−DCコンバータを示した回路図である。 図1図示DC−DCコンバータの要部の回路図である。 図1図示DC−DCコンバータにおける予測波を作成するための予測動作波形図である。 図1図示DC−DCコンバータにおける動作波形図である。
符号の説明
Vin 直流入力源
Cin 入力コンデンサ
Q1,Q2 メインスイッチ
L 出力インダクタ
Cout 平滑コンデンサ
10 制御回路
20 誤差増幅器
30 A/D変換器
40 演算部
41 関数近似予測演算手段
42 比較演算手段
50 メモリ
60 フリップフロップ
70 ゲートドライブ

Claims (3)

  1. 出力電圧を検出して、入力側に設けたメインスイッチに制御信号を出力する制御回路を備えたDC−DCコンバータであって、
    前記制御回路は、前記DC−DCコンバータの出力電圧を一定のサンプリング周期でサンプリングするA/D変換手段と、
    前記A/D変換手段でサンプリングした各電圧値を、サンプリング順に記憶する記憶手段と、
    前記サンプリング順に記憶されている複数の電圧値から、出力電圧信号を関数近似して予測波を作成するための演算手段と、
    前記演算手段によって作成した予測波と基準波との比較動作による、前記メインスイッチを駆動する信号を作成する駆動手段と、
    を備えてあることを特徴とするDC−DCコンバータ。
  2. 前記演算手段は二次関数近似を行い、制御用の出力電圧信号波形を予測して実現していることを特徴とする請求項1記載のDC−DCコンバータ。
  3. 前記演算手段は三次以上の関数近似若しくは三角関数近似を行い、制御用の出力電圧信号波形を予測して実現していることを特徴とする請求項1記載のDC−DCコンバータ。
JP2006043854A 2006-02-21 2006-02-21 Dc−dcコンバータ Expired - Fee Related JP4836603B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006043854A JP4836603B2 (ja) 2006-02-21 2006-02-21 Dc−dcコンバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006043854A JP4836603B2 (ja) 2006-02-21 2006-02-21 Dc−dcコンバータ

Publications (2)

Publication Number Publication Date
JP2007228659A true JP2007228659A (ja) 2007-09-06
JP4836603B2 JP4836603B2 (ja) 2011-12-14

Family

ID=38549921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006043854A Expired - Fee Related JP4836603B2 (ja) 2006-02-21 2006-02-21 Dc−dcコンバータ

Country Status (1)

Country Link
JP (1) JP4836603B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009101673A1 (ja) * 2008-02-13 2009-08-20 Mitsubishi Electric Corporation 電力変換装置
JP2012065517A (ja) * 2010-09-17 2012-03-29 Toshiba Corp Dc−dc変換器及びdc−dc変換器用回路
CN104753347A (zh) * 2015-03-31 2015-07-01 西安理工大学 一种用于双向dc/dc变换器中电感电流预测独立收敛控制方法
CN104836437A (zh) * 2015-03-31 2015-08-12 西安理工大学 一种用于双向dc/dc变换器中电感电流预测互补收敛控制方法
US9553449B2 (en) 2014-05-08 2017-01-24 Fujitsu Limited Power supply apparatus, method of controlling power supply, and base station apparatus
CN111277143A (zh) * 2020-03-10 2020-06-12 电子科技大学 一种瞬态响应增强的数字控制buck变换器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06348352A (ja) * 1993-06-11 1994-12-22 Canon Inc 電力制御装置及び電力制御方法
JP2004096963A (ja) * 2002-09-04 2004-03-25 Origin Electric Co Ltd 電力変換装置の制御方法及びその方法を適用した電力変換装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06348352A (ja) * 1993-06-11 1994-12-22 Canon Inc 電力制御装置及び電力制御方法
JP2004096963A (ja) * 2002-09-04 2004-03-25 Origin Electric Co Ltd 電力変換装置の制御方法及びその方法を適用した電力変換装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8488344B2 (en) 2008-02-13 2013-07-16 Mitsubishi Corporation Electrical power conversion apparatus including a control microprocessor for eliminating or curbing a beat phenomenon
KR101131284B1 (ko) 2008-02-13 2012-03-30 미쓰비시덴키 가부시키가이샤 전력 변환 장치
US20100308649A1 (en) * 2008-02-13 2010-12-09 Mitsubishi Electric Corporation Electrical power conversion apparatus
CN101939901A (zh) * 2008-02-13 2011-01-05 三菱电机株式会社 功率转换装置
WO2009101673A1 (ja) * 2008-02-13 2009-08-20 Mitsubishi Electric Corporation 電力変換装置
CN101939901B (zh) * 2008-02-13 2013-09-04 三菱电机株式会社 功率转换装置
JP4466784B2 (ja) * 2008-02-13 2010-05-26 三菱電機株式会社 電力変換装置
AU2008350481B2 (en) * 2008-02-13 2012-09-13 Mitsubishi Electric Corporation Power converting device
JPWO2009101673A1 (ja) * 2008-02-13 2011-06-02 三菱電機株式会社 電力変換装置
JP2012065517A (ja) * 2010-09-17 2012-03-29 Toshiba Corp Dc−dc変換器及びdc−dc変換器用回路
US9553449B2 (en) 2014-05-08 2017-01-24 Fujitsu Limited Power supply apparatus, method of controlling power supply, and base station apparatus
CN104753347A (zh) * 2015-03-31 2015-07-01 西安理工大学 一种用于双向dc/dc变换器中电感电流预测独立收敛控制方法
CN104836437A (zh) * 2015-03-31 2015-08-12 西安理工大学 一种用于双向dc/dc变换器中电感电流预测互补收敛控制方法
CN104836437B (zh) * 2015-03-31 2017-05-03 西安理工大学 一种用于双向dc/dc变换器中电感电流预测互补收敛控制方法
CN104753347B (zh) * 2015-03-31 2017-05-03 西安理工大学 一种用于双向dc/dc变换器中电感电流预测独立收敛控制方法
CN111277143A (zh) * 2020-03-10 2020-06-12 电子科技大学 一种瞬态响应增强的数字控制buck变换器

Also Published As

Publication number Publication date
JP4836603B2 (ja) 2011-12-14

Similar Documents

Publication Publication Date Title
JP5170467B2 (ja) 予測制御システム
JP4836603B2 (ja) Dc−dcコンバータ
TWI397796B (zh) 適應性地控制電子系統中功率級的方法與裝置及其包含機器可讀取媒體的物品
US6850046B2 (en) Digital signal processor architecture optimized for controlling switched mode power supply
CN101981793B (zh) 可变电压dc-dc转换器
US8854024B2 (en) Power supply circuit
US8847566B2 (en) Switching power supply with mode transition control
US9946281B1 (en) Limit cycle oscillation reduction for digital low dropout regulators
JP5786368B2 (ja) 入力電圧検出回路を備えたデジタル制御スイッチング電源装置
JP2012119767A (ja) 逐次比較型a/d変換器、および、dc−dc変換器
JP2015033200A (ja) スイッチング電源制御回路
US10312806B1 (en) Voltage converter for simulating inductor current control
JP2016048988A (ja) 電源回路とその制御方法
JP5445088B2 (ja) デジタル制御スイッチング電源装置
JP5046618B2 (ja) スイッチング電源、スイッチング電源の制御方法、スイッチング電源の制御プログラム
KR20130132468A (ko) 펄스 폭 변조 전력 변환기 및 제어 방법
Taeed et al. A novel high performance and robust digital peak current mode controller for DC-DC converters in CCM
JP5386751B2 (ja) 電力変換回路の制御装置
JP4854382B2 (ja) 信号処理装置、電力量計測装置、信号処理装置の利得変更方法、及びプログラム
US10638587B2 (en) Device and method for processing an inductor current
EP2638624B1 (en) Method for generating pwm signals and a pulse width modulation power converter
US10732577B2 (en) Capaticance-to-digital converter
Sun et al. Design of a variable-delay window ADC for switched-mode DC-DC converters
JP2009254095A (ja) 電源装置
JP2014166059A (ja) 電源装置及び電源装置の制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4836603

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees