JP2012065517A - Ｄｃ−ｄｃ変換器及びｄｃ−ｄｃ変換器用回路 - Google Patents

Abstract

【課題】 高精度にＥＳＲを算出し負荷応答性能を向上する。
【解決手段】ＤＣ−ＤＣ変換器は、第１スイッチング素子、コイル及び平滑化容量素子、第２スイッチング素子、生成回路、検出器、制御回路を含む。第１スイッチング素子は、直流入力電圧をスイッチングする。コイル及び平滑化容量素子は、スイッチングされた矩形波電圧を平滑化する。第２スイッチング素子は、第１スイッチング素子のオフ時にコイルに電流を流す。生成回路は、第１スイッチング素子のオン時点またはオフ時点、もしくは第２スイッチング素子のオン時点またはオフ時点、及び第１または第２スイッチング素子がオンしている期間の中間時点またはオフしている期間の中間時点に同期した検出タイミングを生成する。検出器は検出タイミングで出力電圧を検出する。制御回路は出力電圧と目標出力電圧の誤差に応じて第１及び第２スイッチング素子それぞれのオン及びオフをフィードバック制御する。
【選択図】図１

Description

本発明の実施形態は、ＤＣ−ＤＣ変換器及びＤＣ−ＤＣ変換器用回路に関する。

出力ノードに電圧平滑化容量を持つスイッチングＤＣ−ＤＣ変換器では、平滑化容量素子に寄生する直列抵抗ＥＳＲ（Equivalent Series Resistance）の値に応じて制御パラメータを変更することで、安定かつ高速な負荷応答を実現することができる。しかしＥＳＲ値は実装方法や素子値ばらつき、温度変化等によって変動する。スイッチングＤＣ−ＤＣ変換器の出力電圧ノードに現れる電圧リプルはＥＳＲの関数となるため、出力電圧値をサンプリングしてその電圧差からＥＳＲを換算し、フィードバック制御器のパラメータの変更を行っているものがある。

また、出力電圧リプルを規定値以内に収めるようにＤＣ−ＤＣ変換器を制御することを目的として、出力電圧ノードにスイッチング周波数付近を通過帯域とするバンドパスフィルタを接続し、リプル電圧を検出しているものもある。

特許第３４７９６２４号公報

Z.Zhao, S.M.Ahsanuzzaman, and A.Prodic, APEC 2009.

上記の方法では、スイッチングのデューティサイクルによらず１スイッチング周期内の定点で出力電圧のサンプリングを行っている。電圧リプルにはＥＳＲに依存する成分（１）と平滑化容量そのものに依存する成分（２）とが含まれる。上記の方法では、（１）の成分が（２）の成分に比べ十分大きな構成でなければ高精度にＥＳＲを算出できない問題がある。

そこで実施形態は、上記事情を考慮してなされたものであり、高精度にＥＳＲを算出し負荷応答性能を向上するＤＣ−ＤＣ変換器及びＤＣ−ＤＣ変換器用回路を提供することを目的とする。

実施形態によれば、ＤＣ−ＤＣ変換器は、第１スイッチング素子、チョークコイル及び平滑化容量素子、第２スイッチング素子、生成回路、検出器、制御回路を含む。第１スイッチング素子は、直流入力電圧をスイッチングする。チョークコイル及び平滑化容量素子は、スイッチングされた矩形波電圧を平滑化する。第２スイッチング素子は、第１スイッチング素子のオフ時にチョークコイルに電流を流す。生成回路は、第１スイッチング素子のオン時点またはオフ時点、もしくは第２スイッチング素子のオン時点またはオフ時点、及び第１または第２スイッチング素子がオンしている期間の中間時点またはオフしている期間の中間時点に同期した検出タイミングを生成する。検出器は、検出タイミングで出力電圧を検出する。制御回路は、出力電圧と目標出力電圧の誤差に応じて第１及び第２スイッチング素子それぞれのオン及びオフをフィードバック制御する。

第１の実施の形態に係るＤＣ−ＤＣ変換器及びＤＣ−ＤＣ変換器用回路のブロック図。 スイッチングパルスと出力電圧リプル、検出タイミングの関係を表す波形を示す図。 図１のＤＣ−ＤＣ変換器に記憶回路をさらに含むブロック図。 図１のＤＣ−ＤＣ変換器にＲ_ＥＳＲ算出回路をさらに含むブロック図。 図１のＤＣ−ＤＣ変換器に平滑化容量Ｃ算出回路をさらに含むブロック図。 第２の実施の形態に係るＤＣ−ＤＣ変換器及びＤＣ−ＤＣ変換器用回路のブロック図。 第３の実施の形態に係るＤＣ−ＤＣ変換器及びＤＣ−ＤＣ変換器用回路のブロック図。 第４の実施の形態に係るＤＣ−ＤＣ変換器及びＤＣ−ＤＣ変換器用回路のブロック図。 第５の実施の形態に係るＤＣ−ＤＣ変換器及びＤＣ−ＤＣ変換器用回路のブロック図。

以下、図面を参照しながら実施形態に係るＤＣ−ＤＣ変換器及びＤＣ−ＤＣ変換器用回路について詳細に説明する。なお、以下の実施形態では、同一の番号を付した部分については同様の動作を行うものとして、重ねての説明を省略する。

（第１の実施の形態）
ＤＣ−ＤＣ変換器及びＤＣ−ＤＣ変換器用回路について図１を参照して説明する。
ＤＣ−ＤＣ変換器は、デューティ制御回路１０１、検出タイミング生成回路１０２、電圧検出器１０３、ＥＳＲ＆容量変化検出部１０４、第１スイッチング素子１０５、第２スイッチング素子１０６、チョークコイル１０７、平滑化容量素子１０９を含む。なお抵抗（Ｒ_Ｌ）１５０は負荷を示す。また、ＤＣ−ＤＣ変換器用回路は、デューティ制御回路１０１、検出タイミング生成回路１０２、電圧検出器１０３、ＥＳＲ＆容量変化検出部１０４を含む。また、負荷の接地されていない側のノードをＤＣ出力電圧ノードと呼び。ＤＣ出力電圧ノードと平滑化容量素子１０９との間の抵抗（Ｒ_ＥＳＲ）１０８が平滑化容量素子に寄生する直列抵抗ＥＳＲである。ＤＣ出力電圧は単に出力電圧と呼ぶこともある。

ＤＣ−ＤＣ変換器は、電源電圧とグランドノードとの間に接続された２つのスイッチがパルスによって駆動され、２つのスイッチの中間ノードに接続されたＬとＣからなる出力フィルタ（平滑フィルタとも呼ぶ）を介し、パルスのデューティサイクルに応じたＤＣ電圧を負荷Ｒ_Ｌに出力する。実際に出力される電圧は完全なＤＣではなく、平滑化容量Ｃやその直列寄生抵抗Ｒ_ＥＳＲに起因するリプル電圧がスイッチングに応じて重乗される。デューティサイクルは目標電圧と実際の出力電圧の平均値などからデューティ制御回路によって決定される。

第１スイッチング素子１０５及び第２スイッチング素子１０６は、電源電圧ノードとグランドノードとの間に直列に接続され、デューティ制御回路１０１からパルス状の矩形波（単にパルスとも呼ぶ）を入力してスイッチング動作を行う。第１スイッチング素子１０５は直流入力電圧をスイッチングし、第２スイッチング素子１０６は第１スイッチング素子のオフ時にチョークコイルに電流を流すようにスイッチングする。図１の例では、直流入力電圧は、第１スイッチング素子１０５のドレイン端子に印加される電圧であり、電源電圧ノードから供給される電圧である。第１スイッチング素子１０５はハイサイドスイッチ、第２スイッチング素子１０６はローサイドスイッチと呼ばれる。

チョークコイル１０７、平滑化容量素子１０９は、第１スイッチング素子１０５と第２スイッチング素子１０６との中間ノードに直列に接続され、出力フィルタとなり、スイッチングされた矩形波電圧を平滑化する。図１の例では、スイッチングされた矩形波電圧は、第１スイッチング素子１０５と第２スイッチング素子１０６との接続部の電圧である。

デューティ制御回路１０１は、第１スイッチング素子１０５と第２スイッチング素子１０６にパルスを出力する。デューティ制御回路１０１は、このパルスのデューティサイクルを目標出力電圧と実際の出力電圧との平均値などから決定する。デューティ制御回路１０１は、出力電圧と目標出力電圧の誤差に応じて第１及び第２スイッチング素子１０５、１０６それぞれのオン及びオフをフィードバック制御する。

検出タイミング生成回路１０２は、デューティ制御回路１０１で決定されたデューティサイクルを含むデューティ情報を受け取り、検出タイミングを電圧検出器１０３に出力する。検出タイミングは、第１スイッチング素子１０５と第２スイッチング素子１０６との中間ノードに現れるスイッチングパルス波形の立ち上がりエッジ及び立ち下がりエッジのタイミング、またはハイパルスの中間となるタイミング及びローパルスの中間となるタイミングである。換言すれば、検出タイミングは、第１スイッチング素子１０５のオン時点またはオフ時点、もしくは第２スイッチング素子１０６のオン時点またはオフ時点、及び第１または第２スイッチング素子がオンしている期間の中間時点またはオフしている期間の中間時点に同期している。これらのタイミングはデューティ情報から決定される。

電圧検出器１０３は、検出タイミング生成回路１０２から受け取ったタイミングで負荷である抵抗（Ｒ_Ｌ）１５０に出力される電圧（ＤＣ出力電圧ノードでの電圧）を検出する。

ＥＳＲ＆容量変化検出部１０４は、第１スイッチング素子１０５が検出した電圧の変化から抵抗（Ｒ_ＥＳＲ）１０８の変動と平滑化容量素子１０９の容量変化を検出する。中間ノードに現れるスイッチングパルス波形の立ち上がりエッジ及び立ち下がりエッジのタイミングで電圧検出器１０３が電圧を検出した場合は、抵抗（Ｒ_ＥＳＲ）１０８を検出することができ、ハイパルスの中間となるタイミング及びローパルスの中間となるタイミング電圧検出器１０３が電圧を検出した場合は、平滑化容量素子１０９の容量を検出することができる。

より詳細には、電圧リプルにはＥＳＲに依存する成分（式（１））と平滑化容量そのものに依存する成分（式（２））とが含まれ、それぞれ以下の式で表される。中間ノードに現れるスイッチングパルス波形の立ち上がりエッジ及び立ち下がりエッジのタイミングで電圧検出器１０３が電圧を検出した場合は、この電圧値がΔＶ_ＥＳＲとなり式（１）によりＥＳＲ値を算出することができる。またハイパルスの中間となるタイミング及びローパルスの中間となるタイミング電圧検出器１０３が電圧を検出した場合は、この電圧値がΔＶ_Ｃとなり式（２）により平滑化容量素子１０９の容量を算出することができる。

ここで、Ｖｇは入力電圧、Ｖは出力電圧、Ｄはデューティサイクル、Ｔｓはスイッチング周期、Ｌは出力フィルタインダクタ、Ｃは出力平滑化容量、Ｒ_ＥＳＲはＥＳＲ値である。

ＥＳＲ＆容量変化検出部１０４は、出力電圧の検出ごとに、これらのＥＳＲ値、平滑化容量素子１０９の容量値を記憶してゆけば、ＥＳＲ値変動と平滑化容量素子１０９の容量変化を検出することができる。なお、出力電圧の検出は毎スイッチング周期に行ってもよいし、複数回のスイッチングに対して１回の割合で行ってもよい。

ＥＳＲ＆容量変化検出部１０４について図２を参照して詳細に説明する。図２の最上部は２つのスイッチの中間ノードにおけるスイッチングパルスの波形を示し、図２の中央部は、ＤＣ出力電圧ノードに接続された、抵抗（Ｒ_ＥＳＲ）１０８の両端に発生する電圧のＡＣ成分を示し、図２の最下部は平滑化容量素子１０９の両端に発生する電圧のＡＣ成分を示す。また、図中の縦の点線はそれらの検出タイミングを示す。

スイッチングパルスの立ち上がり及び立ち下がりのタイミングではＣの両端に発生する電圧のＡＣ成分はゼロとなるから、ＥＳＲ＆容量変化検出部１０４は、これら２点のタイミングでの出力電圧差を検出すればＲ_ＥＳＲの両端に発生する電圧のＡＣ成分ΔＶ_ＥＳＲを求めることができる。一方、スイッチングパルスのローパルス、ハイパルスの中点ではＲ_ＥＳＲの両端に発生する電圧のＡＣ成分はゼロとなるから、ＥＳＲ＆容量変化検出部１０４は、これら２点のタイミングでの出力電圧差を検出すればＣの両端に発生する電圧のＡＣ成分ΔＶ_Ｃを求めることができる。すなわち、出力電圧の検出タイミングはスイッチング周期とデューティサイクルに応じて変化する。

なお、図３に示すように、電圧検出器１０３とＥＳＲ＆容量変化検出部１０４との間に記憶回路３０１を設置してもよい。記憶回路３０１は、電圧検出器１０３が検出した電圧値を記憶する。記憶回路３０１が過去に検出した電圧値を記憶しておくことができるので、過去の複数の時点でのＥＳＲ及び平滑化容量素子の容量値の算出を行うことができる。ＥＳＲ＆容量変化検出部１０４がこれらの値を一度に入力すれば、複数の時点でのＥＳＲの検出、ＥＳＲの変動及び平滑化容量素子の容量変化を一度に得ることが可能になる。また、検出された出力電圧を必要なタイミングで読み出し、デューティ制御回路のパラメータ設定変更などに利用することができる。

また、図４に示すように、電圧検出器１０３とＥＳＲ＆容量変化検出部１０４との間にＲ_ＥＳＲ算出回路４０２を設置してもよい。Ｒ_ＥＳＲ算出回路４０２は、電圧検出器１０３の出力を入力しＥＳＲ値を算出し、このＥＳＲ値を直接デューティ制御回路４０１に与える。Ｒ_ＥＳＲ算出回路４０２は、式（１）に従ってＲ_ＥＳＲを算出する。この際、Ｖｇ、Ｖ、Ｄ、Ｔｓ、Ｌ、Ｃは既知の値を用いてもよいし、それぞれの検出器を用いてリアルタイムに取得した値を用いてもよい。デューティ制御回路のパラメータ変更などを行うための参照値として、平滑化容量値を直接用いることができる。

さらに、図５に示すように、電圧検出器１０３とＥＳＲ＆容量変化検出部１０４との間に平滑化容量Ｃ算出回路５０２を設置してもよい。平滑化容量Ｃ算出回路５０２は、電圧検出器１０３の出力を入力し平滑化容量Ｃ値を算出し、このＣ値を直接デューティ制御回路に与える。平滑化容量Ｃ算出回路５０２は、式（２）に従ってＣを算出する。この際、Ｖｇ、Ｖ、Ｄ、Ｔｓ、Ｌ、ＲＥＳＲは既知の値を用いてもよいし、それぞれの検出器を用いてリアルタイムに取得した値を用いてもよい。

（デューティ制御）
デューティ制御回路１０１の制御には、例えば２つの手法があり、ＰＩＤ制御の場合とスライディングモード制御の場合がある。検出された出力電圧に応じてデューティ制御回路１０１の設定パラメータを変更する。
＜ＰＩＤ制御の場合＞ 平滑化容量にＥＳＲが存在すると、制御ループにゼロ点が挿入される。デューティ制御回路１０１であるＰＩＤ制御用補償器を設計する際に、ゼロ点の位置が正確に見積もれていないと、利得余裕の不足で高周波ノイズが増えたり、位相余裕の不足で系の安定性が損なわれる。そこで高精度にＥＳＲを検出することでゼロ点の位置を正確に予測し、利得及び位相余裕とも的確な値となるよう補償器のパラメータを演算し、設定する。

検出された出力電圧に応じて例えば比例項、積分項、微分項の係数全てを変更してもよいしその一部を変更してもよい。ＰＩＤ制御の場合には、与えられたＲ_ＥＳＲ、Ｃに対して十分な位相余裕を取りながらできる限り広いループ帯域を確保できるようパラメータを変更する。これによりＤＣ−ＤＣ変換器本体の安定かつ高速な負荷応答を実現することができる。

＜スライディングモード制御の場合＞ 平滑化容量にＥＳＲが存在すると、負荷電流変化時の応答特性やスイッチング周波数に影響を与える。そこで高精度にＥＳＲを検出することで、応答特性やスイッチング周波数が所望の値となるよう、サーフェース関数を演算し、設定する。

このように、以上の実施形態のＤＣ−ＤＣ変換器によれば、出力電圧リプルの容量依存成分とＥＳＲ依存成分をそれぞれ分離して検出することができ、いずれかの値が他方の値に比べ無視できないほど大きな場合でもそれぞれを正確に検出することができる。高精度にＥＳＲを検出することにより、ＥＳＲに応じてデューティ制御回路のパラメータを変更して負荷応答性能を向上させることができる。また、ＥＳＲ及び平滑化容量素子の容量値を精度よく検出することにより、ＥＳＲの変動及び平滑化容量素子の容量変化を正確に把握することができ、ＤＣ−ＤＣ変換器の経年変化や故障検出を的確に行うことができる。さらに、実装方法の違い、製造ばらつき、温度及び経年変化など、出力平滑化容量の直列寄生抵抗特性がどうあっても、出力電圧のフィードバック制御を安定かつ高速に実現することができる。

（第２の実施の形態）
本実施形態のＤＣ−ＤＣ変換器について図６を参照して説明する。第２の実施の形態で第１の実施の形態と異なる点は、電圧検出器１０３の代わりにＡＤ変換器６０２を設置し、デューティ制御回路６０１がデジタル信号に基づいて制御することである。

ＡＤ変換器６０２は、検出タイミング生成回路１０２から得られるタイミングで出力電圧値を検出し、デジタル信号に変換する。

デューティ制御回路６０１は、ＡＤ変換器６０２からデジタル信号を受け取りこの信号に基づいて制御を行う。

以上の第２の実施の形態によれば、ＡＤ変換器６０２によって検出した電圧（出力電圧リプル情報）をデジタル化されるので、ＥＳＲや平滑化容量素子の容量の検出、デューティ制御回路のパラメータ変更などを容易にデジタル処理することが可能となる。他の効果は第１の実施の形態と同様である。

（第３の実施の形態）
本実施形態のＤＣ−ＤＣ変換器について図７を参照して説明する。第３の実施の形態で第１の実施の形態と異なる点は、検出タイミング生成回路１０２を設けず、電圧検出器１０３の検出タイミングを２つのスイッチの中間ノードでの電圧により取得することである。

デューティ制御回路７０１は、第１の実施の形態と異なり、デューティ情報を他の装置部分に渡すことはしない。他の点ではデューティ制御回路７０１はデューティ制御回路１０１と同様である。

電圧検出器１０３は、第１の実施の形態と異なり、検出タイミングを検出タイミング生成回路１０２から受け取らず２つのスイッチの中間ノードのパルス信号を受け取る。電圧検出器１０３は、パルスの立ち下がりと立ち上がりで出力電圧を検出すれば、容易にΔＶ_ＥＳＲを検出でき、式（１）によりＥＳＲ値も算出することができる。

以上の第３の実施の形態によれば、第１の実施の形態での検出タイミング生成回路を設けることなく、簡潔な装置構成によってもＥＳＲ値を検出することができる。

（第４の実施の形態）
本実施形態のＤＣ−ＤＣ変換器について図８を参照して説明する。第４の実施の形態で第１の実施の形態と異なる点は、検出タイミング生成回路１０２の代わりにパルス中点生成回路８０１を設置することである。

パルス中点生成回路８０１は、２つのスイッチの中間ノードのパルス信号を受け取り、このパルス波形からハイパルスの中間点及びローパルスの中間点がエッジとなる新たなパルスを生成する。また、中間ノードのパルスから新たなパルスを生成することは最低１周期の遅れで実現することができる。

電圧検出器１０３は、パルス中点生成回路８０１が生成したパルスを入力して、第３の実施の形態での電圧検出器１０３と同様にパルスの立ち下がりと立ち上がりで出力電圧を検出すれば、容易にΔＶ_Ｃを検出でき、式（２）により平滑化容量素子１０９の容量も算出することができる。

以上の第４の実施の形態によれば、第１の実施の形態での検出タイミング生成回路を設けることなく、簡潔な装置構成によっても平滑化容量を検出することができる。

（第５の実施の形態）
本実施形態のＤＣ−ＤＣ変換器について図９を参照して説明する。第５の実施の形態で第１の実施の形態と異なる点は、スイッチごとのゲート端子とデューティ制御回路１０１との間にドライバ９０１、９０２を設置し、このドライバによる遅延を補償するためのドライバ遅延レプリカ回路９０３を検出タイミング生成回路１０２と電圧検出器１０３との間に設置したことである。

ドライバ９０１及びドライバ９０２は、それぞれ第１スイッチング素子１０５とデューティ制御回路１０１との間及び第２スイッチング素子１０６とデューティ制御回路１０１との間に設置される。スイッチング素子１０５、１０６は一般的に広いチャネル幅及びそれに付随するゲート寄生容量を持っているので、ゲート端子を駆動するために遅延のある多段のドライバ９０１及びドライバ９０２が設置される。

ドライバ遅延レプリカ回路９０３は、ドライバの遅延を考慮して、検出タイミング生成回路１０２の出力信号を入力して遅延させ、電圧検出器１０３の検出タイミングとスイッチの中間ノードのパルスタイミングを同期し、所望のタイミングで電圧を検出できるようにする。

以上の第５の実施の形態によれば、各スイッチを、ドライバを介して駆動することにより確実にスイッチングすることが可能になる。他の効果は第１の実施の形態と同様である。

以上の実施の形態によれば、式（１）の値に比べ式（２）の値の大きさが無視できない場合にも簡潔かつ高精度にＥＳＲを検出できるＤＣ−ＤＣ変換器を提供することができる。この結果、検出したＥＳＲ値を用いてフィードバック制御器のパラメータを変更して負荷応答性能を向上することができる。さらに、低コストでありながら高速な負荷応答を実現し、温度変化が大きな環境での使用に耐えたり、長年に渡って安定に動作したりするなど、信頼性及び耐久性が高いＤＣ−ＤＣ変換器を提供することができる。

また、上述の実施形態の中で示した処理手順に示された指示は、ソフトウェアであるプログラムに基づいて実行されることが可能である。汎用の計算機システムが、このプログラムを予め記憶しておき、このプログラムを読み込むことにより、上述した実施形態のＤＣ−ＤＣ変換器及びＤＣ−ＤＣ変換器用回路による効果と同様な効果を得ることも可能である。上述の実施形態で記述された指示は、コンピュータに実行させることのできるプログラムとして、磁気ディスク（フレキシブルディスク、ハードディスクなど）、光ディスク（ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ±Ｒ、ＤＶＤ±ＲＷなど）、半導体メモリ、またはこれに類する記録媒体に記録される。コンピュータまたは組み込みシステムが読み取り可能な記録媒体であれば、その記憶形式は何れの形態であってもよい。コンピュータは、この記録媒体からプログラムを読み込み、このプログラムに基づいてプログラムに記述されている指示をＣＰＵで実行させれば、上述した実施形態のＤＣ−ＤＣ変換器及びＤＣ−ＤＣ変換器用回路と同様な動作を実現することができる。もちろん、コンピュータがプログラムを取得する場合または読み込む場合はネットワークを通じて取得または読み込んでもよい。
また、記録媒体からコンピュータや組み込みシステムにインストールされたプログラムの指示に基づきコンピュータ上で稼働しているＯＳ（オペレーティングシステム）や、データベース管理ソフト、ネットワーク等のＭＷ（ミドルウェア）等が本実施形態を実現するための各処理の一部を実行してもよい。
さらに、本願における記録媒体は、コンピュータあるいは組み込みシステムと独立した媒体に限らず、ＬＡＮやインターネット等により伝達されたプログラムをダウンロードして記憶または一時記憶した記録媒体も含まれる。
また、記録媒体は１つに限られず、複数の媒体から本実施形態における処理が実行される場合も、本実施形態における記録媒体に含まれ、媒体の構成は何れの構成であってもよい。

なお、実施形態におけるコンピュータまたは組み込みシステムは、記録媒体に記憶されたプログラムに基づき、本実施形態における各処理を実行するためのものであって、パソコン、マイコン等の１つからなる装置、複数の装置がネットワーク接続されたシステム等の何れの構成であってもよい。
また、実施形態におけるコンピュータとは、パソコンに限らず、情報処理機器に含まれる演算処理装置、マイコン等も含み、プログラムによって本実施形態における機能を実現することが可能な機器、装置を総称している。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０１、６０１、７０１…デューティ制御回路、１０２…検出タイミング生成回路、１０３…タイミング電圧検出器、電圧検出器、１０４…容量変化検出部、１０５…第１スイッチング素子、１０６…第２スイッチング素子、１０７…チョークコイル、１０８…抵抗（Ｒ_ＥＳＲ）、１０９…平滑化容量素子、３０１…記憶回路、４０１…直接デューティ制御回路、４０２…Ｒ_ＥＳＲ算出回路、５０２…平滑化容量Ｃ算出回路、６０２…変換器、８０１…パルス中点生成回路、９０１、９０２…ドライバ、９０３…ドライバ遅延レプリカ回路。

Claims (6)

1. 直流入力電圧をスイッチングする第１スイッチング素子と、
   スイッチングされた矩形波電圧を平滑化するチョークコイル及び平滑化容量素子と、
   前記第１スイッチング素子のオフ時に前記チョークコイルに電流を流す第２スイッチング素子と、
   前記第１スイッチング素子のオン時点またはオフ時点、もしくは前記第２スイッチング素子のオン時点またはオフ時点、及び前記第１または第２スイッチング素子がオンしている期間の中間時点またはオフしている期間の中間時点に同期した検出タイミングを生成する生成回路と、
   前記検出タイミングで出力電圧を検出する検出器と、
   前記出力電圧と目標出力電圧の誤差に応じて前記第１及び第２スイッチング素子それぞれのオン及びオフをフィードバック制御する制御回路と、を具備することを特徴とするＤＣ−ＤＣ変換器。
2. 検出した出力電圧を記憶する記憶回路をさらに具備することを特徴とする請求項１に記載のＤＣ−ＤＣ変換器。
3. 前記検出器は、前記出力電圧をデジタル値に変換するＡＤ変換器であることを特徴とする請求項１に記載のＤＣ−ＤＣ変換器。
4. 検出した出力電圧から平滑化容量の直列寄生抵抗を算出する算出回路をさらに具備することを特徴とする請求項１に記載のＤＣ−ＤＣ変換器。
5. 前記制御回路は、検出した出力電圧値を用いて、フィードバック制御を行う設定パラメータを変更することを特徴とする請求項１に記載のＤＣ−ＤＣ変換器。
6. ＤＣ−ＤＣ変換器用回路
   直流入力電圧をスイッチングする第１スイッチング素子のオン時点またはオフ時点、もしくは該第１スイッチング素子のオフ時に平滑フィルタに電流を流す第２スイッチング素子のオン時点またはオフ時点、及び該第１または第２スイッチング素子がオンしている期間の中間時点またはオフしている期間の中間時点に同期した検出タイミングを生成する生成回路と、
   前記検出タイミングで出力電圧を検出する検出器と、
   前記出力電圧と目標出力電圧の誤差に応じて前記第１及び第２スイッチング素子それぞれのオン及びオフをフィードバック制御する制御回路と、を具備することを特徴とするＤＣ−ＤＣ変換器用回路。

Images