JP2007306306A

JP2007306306A - 信号処理装置、電力量計測装置、信号処理装置の利得変更方法、及びプログラム

Info

Publication number: JP2007306306A
Application number: JP2006132596A
Authority: JP
Inventors: Toshiro Matsui; 敏郎松井
Original assignee: Chugoku Electric Power Co Inc
Current assignee: Chugoku Electric Power Co Inc
Priority date: 2006-05-11
Filing date: 2006-05-11
Publication date: 2007-11-22
Anticipated expiration: 2026-05-11
Also published as: JP4854382B2

Abstract

【課題】ＡＤ変換の精度を向上する。
【解決手段】アナログ信号を第１利得又は第２利得（＜前記第１利得）で増幅する可変増幅器と、前記可変増幅器からの増幅信号の値を所定周期でサンプリングするサンプリング部と、前記サンプリング部からのサンプリング値をアナログデジタル変換するＡＤ変換器と、前記サンプリング部からの現在のサンプリング値と現在から所定期間前のサンプリング値とに基づいて、現在から所定期間後のサンプリング値を予測する予測部と、前記予測部が前記所定期間後のサンプリング値を予測したとき、前記所定期間後のサンプリング値と第１閾値とを比較する比較部と、前記可変増幅器の利得が前記第１利得であるときに、前記比較部の比較結果が、前記所定期間後のサンプリング値が前記第１閾値より小の状態から大となったことを示す場合、前記可変増幅器の利得を前記第１利得から前記第２利得へ変更する利得変更部と、を備えた。
【選択図】図１

Description

本発明は、信号処理装置、電力量計測装置、信号処理装置の利得変更方法、及びプログラムに関する。

例えば電子式の電力量計測装置には、電力量（アナログ信号）をデジタル信号に変換するアナログデジタル変換器（以下ＡＤ変換器とする）が使用されている。そして電力量計測装置では、ＡＤ変換器において電圧や電流のアナログ信号をデジタル値に変換し、このデジタル値の演算に基づいて電力量を計測するようになっている。

しかし、ＡＤ変換器でＡＤ変換を行う際には、量子化による誤差（以下、量子化誤差とする）が発生する。この量子化誤差は、例えばＡＤ変換におけるビット数、サンプリング周期、アナログ信号の入力レベルなどに依存する。例えば、ＡＤ変換器のビット数、サンプリング周期が固定である場合、アナログ信号の入力レベルに応じて量子化誤差が増減することになる。

そこで、ＡＤ変換器の前段に、利得の変更が可能な可変増幅器を設けて、アナログ信号の入力レベルに応じて可変増幅器の利得を変更する方式が知られている（例えば、特許文献１参照）。

この従来の方式では、例えば２段階の利得（以下、第１利得、第２利得（＜第１利得）とする）の変更が可能な可変増幅器をＡＤ変換器の前段に設け、アナログ信号の入力レベルに応じて利得を変更していた。このように可変増幅器の利得を変更することにより、アナログ信号の幅広い入力レベルに対して量子化誤差を抑えることが可能となった。

なお、可変増幅器の利得の変更は、例えば、可変増幅器の利得が第１利得の状態においてＡＤ変換器の出力ビットが全て「１」となることを検出することによって可変増幅器の利得を第１利得から第２利得へ変更していた。
特開２００５−２６０４４９号公報

しかしながら、前述したように、ＡＤ変換器の出力ビットが全て「１」となることを検出してから利得を変更するようにした場合、この検出を行った時点では、本来のアナログ信号をＡＤ変換した値がＡＤ変換器から出力されていないことになる。すなわち、本来計測されるべきデータが欠落することになる。

また、逆に、可変増幅器の利得が第２利得の状態において、アナログ信号が減少する場合、可変増幅器の利得を第２利得のままとしてもよいが、第２利得から第１利得に変更すると、量子化誤差をより抑えることができる。例えば第２利得から第１利得へ変更するための閾値を設定しておき、ＡＤ変換器の出力が当該閾値より小さくなることに基づいて利得を第１利得に変更することができる。しかし、この場合には前記閾値となったことを検出した時点における量子化誤差は抑えられないことになる。

このように、従来、可変増幅器の利得を変更する際に、データの欠落や量子化誤差によって、ＡＤ変換の精度が悪化するという問題点があった。

本発明はかかる課題に鑑みてなされたものであり、その目的は、ＡＤ変換の精度を向上できる信号処理装置、電力量計測装置、信号処理装置の利得変更方法、及びプログラムを提供することにある。

前記課題を解決するための主たる発明は、信号処理装置において、アナログ信号を第１利得又は第２利得（＜前記第１利得）で増幅する可変増幅器と、前記可変増幅器からの増幅信号の値を所定周期でサンプリングするサンプリング部と、前記サンプリング部からのサンプリング値をアナログデジタル変換するＡＤ変換器と、前記サンプリング部からの現在のサンプリング値と現在から所定期間前のサンプリング値とに基づいて、現在から所定期間後のサンプリング値を予測する予測部と、前記予測部が前記所定期間後のサンプリング値を予測したとき、前記所定期間後のサンプリング値と第１閾値とを比較する比較部と、前記可変増幅器の利得が前記第１利得であるときに、前記比較部の比較結果が、前記所定期間後のサンプリング値が前記第１閾値より小の状態から大となったことを示す場合、前記可変増幅器の利得を前記第１利得から前記第２利得へ変更する利得変更部と、を備えたことを特徴とする。例えば第１閾値をＡＤ変換器の出力ビットが全て「１」を示す値とする場合、ＡＤ変換器の出力ビットが全て「１」となることを予め予測することができる。この予測に基づいて可変増幅器の利得を第１利得から第２利得へ変更することによって、ＡＤ変換器の出力ビットが全て「１」となることによるデータの欠落を無くすことができるのでＡＤ変換の精度を向上することができる。

また、かかる信号処理装置において、前記比較部は、前記所定期間後のサンプリング値と第２閾値とを比較し、前記利得変更部は、前記可変増幅器の利得が前記第２利得であるときに、前記比較部の比較結果が、前記所定期間後のサンプリング値が前記第２閾値より大の状態から小となったことを示す場合、前記可変増幅器の利得を前記第２利得から前記第１利得へ変更する、ことが好ましい。サンプリング値が第２閾値よりも小さくなることを予測し、この予測に基づいて可変増幅器の利得を第２利得から第１利得へ変更することによって、ＡＤ変換の精度を向上することができる。

また、かかる信号処理装置において、前記予測部は、前記ＡＤ変換器からの前記現在のサンプリング値に対応するデジタル値と、前記ＡＤ変換器からの前記所定期間前のサンプリング値に対応するデジタル値と、に基づいて、前記所定期間後のサンプリング値を予測する、ことが好ましい。サンプリング値に対応するデジタル値を用いて演算することによって、現在から所定期間後のサンプリング値を正確且つ容易に予測することができる。

また、かかる信号処理装置において、前記ＡＤ変換器からの前記サンプリング値に対応するデジタル値を記憶する記憶部、を備え、前記予測部は、前記記憶部から読み出される前記サンプリング値に対応するデジタル値に基づいて前記所定期間後のサンプリング値を予測する、ことが好ましい。各サンプリング値に対応するデジタル値を記憶部に記憶しておくことにより、現在のサンプリング値と現在から所定期間前のサンプリング値を用いた予測を行うことが可能となり、現在から所定期間後のサンプリング値をより正確に予測することができる。

また、かかる信号処理装置において、前記所定期間前のサンプリング値は、前記現在のサンプリング値に対して１サンプリング前の値であり、前記所定期間後のサンプリング値は、前記現在のサンプリング値に対して１サンプリング後の値である、こととしてもよい。現在のサンプリング値と現在から１サンプリング前の値とによって、例えば１次関数を用いた予測を行うことができる。１次関数を用いた予測では、２次関数を用いた予測に比べ、予測の演算を簡素化することができる。

また、かかる信号処理装置において、前記所定期間前のサンプリング値は、前記現在のサンプリング値に対して１サンプリング前及び２サンプリング前の値であり、前記所定期間後のサンプリング値は、前記現在のサンプリング値に対して１サンプリング後の値である、こととしてもよい。現在のサンプリング値と、前記現在のサンプリング値に対して１サンプリング前及び２サンプリング前の値とによって、例えば２次関数を用いた予測を行うことができる。２次関数を用いると、例えば、電力における電圧や電流のような正弦波形の予測を行う場合において、１次関数を用いた予測よりも、より正確にサンプリング値を予測することができる。

また、かかる信号処理装置において前記第１閾値と前記第２閾値とは、同一値であってもよい。第１閾値と第２閾値とを同一値にすることによって、可変増幅器の利得を変更する際の予測を簡素化することができる。

また、前記課題を解決するための発明は、上述した信号処理装置を備えた電力量計測装置であって、前記ＡＤ変換器は、電力量をデジタル値として出力する、ことを特徴とする。電力量の幅広いレンジで電力量の計測を高精度で行うことができる。

また、前記課題を解決するための発明は、アナログ信号を第１利得又は第２利得（＜前記第１利得）で増幅する可変増幅器と、前記可変増幅器からの増幅信号の値を所定周期でサンプリングするサンプリング部と、前記サンプリング部からのサンプリング値をアナログデジタル変換するＡＤ変換器と、を備え、前記可変増幅器の利得を変更する信号処理装置の利得変更方法であって、前記サンプリング部からの現在のサンプリング値と現在から所定期間前のサンプリング値とに基づいて、現在から所定期間後のサンプリング値を予測する手順と、前記所定期間後のサンプリング値が予測されたとき、前記所定期間後のサンプリング値と第１閾値とを比較する手順と、前記可変増幅器の利得が前記第１利得であるときに、前記所定期間後のサンプリング値が前記第１閾値より小の状態から大となった場合、前記可変増幅器の利得を前記第１利得から前記第２利得へ変更する手順と、を実行することを特徴とする。

また、かかる信号処理装置の利得変更方法において、前記所定期間後のサンプリング値が予測されたとき、前記所定期間後のサンプリング値と第２閾値とを比較する手順と、前記可変増幅器の利得が前記第２利得であるときに、前記所定期間後のサンプリング値が前記第２閾値より大の状態から小となった場合、前記可変増幅器の利得を前記第２利得から前記第１利得へ変更する手順と、を更に実行してもよい。

また、前記課題を解決するための発明は、アナログ信号を第１利得又は第２利得（＜前記第１利得）で増幅する可変増幅器と、前記可変増幅器からの増幅信号の値を所定周期でサンプリングするサンプリング部と、前記サンプリング部からのサンプリング値をアナログデジタル変換するＡＤ変換器と、を備えた信号処理装置を制御するコンピュータに、前記サンプリング部からの現在のサンプリング値と現在から所定期間前のサンプリング値とに基づいて、現在から所定期間後のサンプリング値を予測する手順と、前記所定期間後のサンプリング値が予測されたとき、前記所定期間後のサンプリング値と第１閾値とを比較する手順と、前記可変増幅器の利得が前記第１利得であるときに、前記所定期間後のサンプリング値が前記第１閾値より小の状態から大となった場合、前記可変増幅器の利得を前記第１利得から前記第２利得へ変更する手順と、を実行させるプログラムである。

また、かかるプログラムにおいて、前記コンピュータに、前記所定期間後のサンプリング値と第２閾値とを比較する手順と、前記可変増幅器の利得が前記第２利得であるときに、前記所定期間後のサンプリング値が前記第２閾値より大の状態から小となった場合、前記可変増幅器の利得を前記第２利得から前記第１利得へ変更する手順と、を更に実行させてもよい。

本発明によれば、ＡＤ変換の精度を向上することができる。

本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。
なお、以下の本実施形態では、本発明の信号処理装置を電力量計測装置に適用した場合について説明する。

＝＝＝電力量計測装置の構成＝＝＝
図４を参照しつつ電力量計測装置の構成について説明する。図４は電力量計測装置の構成の一例を示すブロック図である。図４に示す電力量計測装置は、主として、信号処理装置１００、１１０、乗算器１２０、積算器１３０、パルス発生器１４０、ＣＰＵ１５０、表示ドライバ１６０、電力量表示部１７０を有している。

信号処理装置１００は、アナログ信号の電圧ｖをデジタル値に変換して出力する。
信号処理装置１１０は、アナログ信号の電流ｉをデジタル値に変換して出力する。

乗算器１２０は、信号処理装置１００の出力と、信号処理装置１１０の出力を乗算する。この乗算により、電力を示すデジタル値が求められる。なお、乗算器１２０は、信号処理装置１００及び信号処理装置１１０から、後述するフラグが入力されるようになっている。そして、このフラグに基づいて、信号処理装置１００の出力及び信号処理装置１１０の出力に対して所定の演算が行われる。

積算器１３０は、乗算器１２０からの電力を示すデジタル値を積算するとともに、その積算値が所定値を越えると、パルス発生器１４０に対してパルス１個の発生を指示する指示信号を出力し、且つ、前記積算値をリセットする（例えば全てのビットを「０」とする）。この動作を繰り返すことにより、積算値が所定値を越える毎に指示信号が出力される。

パルス発生器１４０は、積算器１３０から指示信号を受ける毎に１個のパルスを発生する。なお、積算器１３０において積算値が所定値に達するまでの時間は、乗算器１２０からの電力を示すデジタル値が大きいほど短くなるため、指示信号の出力頻度は、前記電力を示すデジタル値が大きいほど高くなる。これによって、電力量に応じたパルスがパルス発生器１４０から出力されることとなる。

ＣＰＵ１５０は、内部に格納されているプログラムに従い、パルス発生回路１４０で発生するパルス数に基づく電力量の計測値を、表示ドライバ１６０を通じて電力量表示部１７０に表示させる。なお、ＣＰＵ１５０に信号処理装置１００の後述する予測部５０における予測を実行させるプログラムを格納するようにしてもよい。
表示ドライバ１６０は、ＣＰＵ１５０からの指示に基づいて電力量表示部１７０の表示を制御する。
電力量表示部１７０は、例えば液晶ディスプレイであり、パルス発生器１４０で発生するパルス数に基づく電力量の計測値をデジタル表示する。

次に信号処理装置１００の構成について説明する。なお、信号処理装置１１０は信号処理装置１１０と同一構成とすることができる。よって、以下の説明では信号処理装置１００のみについて説明し、信号処理回路１１０の説明を省略する。

＝＝＝信号処理装置の構成＝＝＝
図１を参照しつつ、本発明の実施形態に係る信号処理装置の構成について説明する。図１は、本発明の実施形態に係る信号処理装置１００の構成の一例を示すブロック図である。

図１に示す信号処理装置１００は、主として可変増幅器１０、サンプリング部２０、発振回路３０、ＡＤ変換器４０、予測部５０を有している。

可変増幅器１０は、アナログ信号の電圧ｖを増幅した増幅信号を出力する。本実施形態では、可変増幅器１０は、２段階の利得（第１利得、第２利得（＜第１利得）とする）に変更が可能であることとする。
発振回路３０は、所定周期で発振するクロックを発生する。なお、このクロックの周波数は、電圧ｖの商用電源周波数（例えば５０Ｈｚ又は６０Ｈｚ）よりも十分高い周波数（例えば数ＭＨｚ）であることとする。
サンプリング部２０は、発振回路３０で発生するクロックの例えば立ち上がりに基づいて利得可変増幅器１０からの増幅信号のサンプリングを行う。
ＡＤ変換器４０は、サンプリング部２０でサンプリングされたサンプリング値を、当該サンプリング値に対応したデジタル値に変換して出力する。

予測部５０は、発振回路３０で発生するクロックの例えば立ち上がりに同期してＡＤ変換器４０の出力を取り込む。そして、予測部５０は、現在のサンプリング値と現在から所定期間（例えばクロック１周期分）前のサンプリング値とに基づいて、現在から所定期間（例えばクロック１周期分）後のサンプリング値を予測する。なお、予測部５０は、記憶部６０、比較部７０、フラグ設定部８０、及び利得変更部９０を有している。

記憶部６０は、例えば揮発性のメモリ（例えばＳＲＡＭ）又は不揮発性のメモリ（例えばＦＬＡＳＨメモリ）であり、少なくとも、予測の演算に必要なサンプリング数に対応するＡＤ変換器４０の出力データを記憶するための複数のアドレス領域を有している。そして、記憶部６０は、予測部５０が取り込んだＡＤ変換器４０からのデジタル値を順次記憶していく。

フラグ設定部８０は、後述する利得変更部９０が可変増幅器１０を第２利得に設定している場合にはフラグを立て（例えば「１」に設定する）、可変増幅器１０を第１利得に設定している場合にはフラグを立てない（例えば「０」に設定する）。なお、このフラグは、例えば予測部５０での予測、及び図４の乗算器１２０で乗算の演算を行う際に使用される。例えば、利得の変更前後において、フラグ０の場合のサンプリング値と、フラグ１の場合のサンプリング値とが連続した値となるように、フラグ１の場合には、ＡＤ変換器４０の出力のデジタル値に、第２利得と第１利得の比に応じた重み付け（例えば１．５倍）の演算が行われるようになっている。

比較部７０は、予測部５０が所定期間後のサンプリング値を予測したとき、当該サンプリング値と、第１利得から第２利得への変更の閾値（以下、第１閾値とする）、又は第２利得から第１利得への変更の閾値（以下、第２閾値とする）を比較する。なお、第１閾値は、例えば可変増幅器１０が第１利得の場合に、ＡＤ変換器４０の出力ビットが全て「１」となるサンプリング値に相当する値である。また、第１閾値と第２閾値とは同一値であってもよい。同一値とすると、利得の変更に対する予測を簡素化することができ、また量子化誤差を抑えることができる。さらに、比較部７０は現在のサンプリング値と、現在から所定期間（例えば１サンプリング）前のサンプリング値の大小比較をＡＤ変換器４０からのデジタル値を用いて行う。前述した第１閾値と第２閾値とはこの比較結果に基づいて選択される。例えば、現在のサンプリング値が、現在から所定期間前のサンプリング値よりも大である場合（サンプリング値が増加している期間）には第１閾値が選択され、現在のサンプリング値が、現在から所定期間前のサンプリング値よりも小である場合（サンプリング値が減少している期間）には第２閾値が選択される。

利得変更部９０は、比較部７０の比較結果とフラグとに基づいて、可変増幅器１０の利得を第１利得又は第２利得に変更する。

＝＝＝予測部の予測方法＝＝＝
以下、予測部５０での予測方法について説明する。本実施形態では、予測部５０での予測にマクローリン展開を用いることとする。

マクローリン展開とは、関数ｆ（ｘ）のｘ＝ａにおけるテイラー展開
ｆ（ｘ）＝ｆ（ａ）＋ｆ’（ａ）（ｘ−ａ）＋１／２！ｆ”（ａ）（ｘ−ａ）^２
＋・・・・・１／ｋ！ｆ^ｋ（ａ）（ｘ−ａ）^ｋ＋・・・
において、特にａ＝０としたときの級数
ｆ（ｘ）＝ｆ（０）＋ｆ’（０）ｘ＋１／２！ｆ”（０）ｘ^２
＋・・・・・１／ｋ！ｆ^ｋ（０）ｘ^ｋ＋・・・・・
のことをいう。

サンプリング値を１次関数（ｆ（ｘ）＝ａｘ＋ｂ）で予測するとした場合、マクローリン展開の２次の項以降を無視するとｆ（ｘ）は、
ｆ（ｘ）＝ｆ（０）＋ｆ’（０）ｘ ………（１）
となる。なお、ｘはサンプリングの周期（発振回路３０のクロックの周期）、ｆ（ｘ）はサンプリング値に相当する。

また、ｆ（ｘ）＝ａｘ＋ｂより、ｆ（−１）＝−ａ＋ｂ、ｆ（０）＝ｂであるので、
ａ＝ｂ−ｆ（−１）＝ｆ（０）−ｆ（−１）
であり、さらに、ｆ’（ｘ）＝ａであるので（１）式より、
ｆ（ｘ）＝ｆ（０）＋ａｘ＝ｆ（０）＋（ｆ（０）−ｆ（−１））ｘ
となる。ここでｘ＝１とすると、
ｆ（１）＝２ｆ（０）−ｆ（−１） ………（２）
となる。

（２）式において、ｆ（０）を現在のサンプリング値、ｆ（−１）を現在から所定期間（例えば１サンプリング）前の値とすることによって、現在から所定期間（例えば１サンプリング）後のサンプリング値の予測ｆ（１）を算出することができる。（２）式よりｘ＝ｎの場合、
ｆ（ｎ＋１）＝２ｆ（ｎ）−ｆ（ｎ−１） ………（３）
となる。本実施形態では、予測部５０は（３）式に基づいて、現在から所定期間後のサンプリング値を予測することとする。

＝＝＝予測部の動作＝＝＝
以下、図２を参照しつつ、予測部５０における動作について説明する。図２は、予測部５０の動作を説明するためのフローチャートである。
なお、便宜上、ｘ＝ｎ−１までのＡＤ変換が終了し、それに対するｆ（ｎ−１）までのサンプリング値に対応するＡＤ変換器４０の出力のデジタル値が記憶部６０に記憶されている状態から説明を始めることとする。
また、可変増幅器１０の利得には２段階の利得のうち大きい方の第１利得が設定され、フラグ設定部８０でフラグ０が設定されていることとする（Ｓ１０１）。

予測部５０は、ｘ＝ｎにおいて発振回路３０のクロックの例えば立ち上がりに同期して（Ｓ１０２）、ＡＤ変換器４０からサンプリング値ｆ（ｎ）に対応するデジタル値を取り込み、記憶部６０に記憶する（Ｓ１０３）。
次に、予測部５０は、記憶部６０からｆ（ｎ−１）に対応するデジタル値を読み出し（Ｓ１０４）、さらにｆ（ｎ）に対応するデジタル値を読み出す（Ｓ１０５）。

そして、読み出したデジタル値に基づいてｆ（ｎ−１）とｆ（ｎ）との大小比較を行う（Ｓ１０６）。ｆ（ｎ−１）がｆ（ｎ）より大である場合（Ｓ１０６：Ｎｏ）、ｎ＝ｎ＋１として（Ｓ１０７）再度ステップＳ１０２を実行する。

ステップＳ１０６において、ｆ（ｎ−１）がｆ（ｎ）より小である場合（Ｓ１０６：Ｙｅｓ）、予測部５０は、ｆ（ｎ＋１）＝２ｆ（ｎ）−ｆ（ｎ−１）の演算を行うことによってｆ（ｎ＋１）を算出し（Ｓ１０８）、算出されたｆ（ｎ＋１）と第１閾値との大小比較を行う（Ｓ１０９）。

予測部５０で算出（予測）されたｆ（ｎ＋１）が、第１閾値以下であると判別された場合（Ｓ１０９：Ｎｏ）、予測部５０はｘ＝ｎ＋１のタイミングで実際のサンプリング値ｆ（ｎ＋１）に対応するＡＤ変換部４０の出力のデジタル値を取り込み記憶部６０に記憶する（Ｓ１１０）。そしてｎ＝ｎ＋１とするステップＳ１０７を実行する。

ステップＳ１０９において、ｆ（ｎ＋１）が第１閾値よりも大であると判別された場合（Ｓ１０９：Ｙｅｓ）、予測部５０の利得変更部９０は、可変増幅器１０の利得を第１利得から、第１利得よりも利得の小さい第２利得に変更する。また、これに伴いフラグ設定部８０はフラグを１に設定する（Ｓ１１１）。

予測部５０は、ｘ＝ｍにおける発振回路３０のクロックの例えば立ち上がりに同期して（Ｓ１１２）、サンプリング値ｆ（ｍ）に対応するＡＤ変換器４０のデジタル値を取り込み、記憶部６０に記憶する（Ｓ１１３）。

次に、予測部５０は、記憶部６０に記憶されたｆ（ｍ−１）に対応するデジタル値を当該記憶部６０から読み出し（Ｓ１１４）、さらにｆ（ｍ）に対応するデジタル値を読み出す（Ｓ１１５）。

そして、読み出したデジタル値に基づいてｆ（ｍ−１）とｆ（ｍ）との大小比較を行う（Ｓ１１６）。ｆ（ｍ−１）がｆ（ｍ）より小である場合（Ｓ１１６：Ｎｏ）、ｍ＝ｍ＋１として（Ｓ１１７）再度ステップＳ１１２を実行する。

ステップＳ１１６において、ｆ（ｍ−１）がｆ（ｍ）より大である場合（Ｓ１０６：Ｙｅｓ）、予測部５０は、ｆ（ｍ＋１）＝２ｆ（ｍ）−ｆ（ｍ−１）の演算を行うことによってｆ（ｍ＋１）を算出し（Ｓ１１８）、算出されたｆ（ｍ＋１）と、第２閾値との大小比較を行う（Ｓ１１９）。

予測部５０で算出（予測）されたｆ（ｍ＋１）が、第２閾値以上であると判別されると（Ｓ１１９：Ｎｏ）、予測部５０はｘ＝ｍ＋１のタイミングでの実際のサンプリング値ｆ（ｍ＋１）に対応するＡＤ変換部４０出力を取り込み記憶部６０に記憶する（Ｓ１２０）。そしてｍ＝ｍ＋１とするステップＳ１１８を再度実行する。

ステップＳ１１９において、予測されたｆ（ｍ＋１）が第２閾値よりも小であると判別された場合（Ｓ１１９：Ｙｅｓ）、予測部５０の利得変更部９０は、可変増幅器１０の利得を第２利得から、第１利得とするステップＳ１０１を再度実行する。また、これに伴いフラグ設定部８０はフラグを０に設定する。

図３は予測部５０の予測の動作を説明するための図である。図３に示すｘは時間を示し、ｆ（ｘ）はサンプリング値を示している。なお、図３において、第１閾値と第２閾値は同一値であることとする。

本発明の信号処理装置１００では、図３に示す、ｆ（ｎ−１）、ｆ（ｎ）から、ｆ（ｎ＋１）が第１閾値より大となることをｘ＝ｎの時点で予測することができる。よってｘ＝ｎ＋１となるまでに第１利得から第２利得に変更することで、ＡＤ変換器４０の出力ビットが全て「１」となることによるデータの欠落を無くすことができる。また、同様にｘ＝ｍの時点でｆ（ｍ＋１）が第２閾値より小となることを予測することができる。よってｘ＝ｍ＋１となるまでに第２利得から第１利得へ変更することによって、第２利得のままとする場合よりも量子化誤差を抑えることができる。

このように、本発明の信号処理装置１００では、現在のサンプリング値、及び現在から所定期間前のサンプリング値に基づいて、現在から所定期間後のサンプリング値を予測することができるので、可変増幅器１０の利得の切り替えにおけるＡＤ変換の精度を向上することができる。

なお、本実施形態では、予測部５０は１次関数（ｆ（ｘ）＝ａｘ＋ｂ）を用いた予測を行うこととしたが、２次関数（ｆ（ｘ）＝ａｘ^２＋ｂｘ＋ｃ）、あるいは、三角関数（ｆ（ｘ）＝ａｓｉｎ（ｂｘ＋ｃ））を用いた予測を行うようにしてもよい。

例えば２次関数（ｆ（ｘ）＝ａｘ^２＋ｂｘ＋ｃ）で予測する場合、前述したマクローリン展開の式の３次の項以降を無視すると、
ｆ（ｘ）＝ｆ（０）＋ｆ’（０）ｘ＋１／２ｆ”（０）ｘ^２ ………（４）
となる。
ｆ（０）＝ｃ、ｆ（−１）＝ａ−ｂ＋ｃ、ｆ（−２）＝４ａ−２ｂ＋ｃ
であるので、これらよりａ、ｂを求めると、
ａ＝１／２ｆ（０）−ｆ（−１）＋１／２ｆ（−２）
ｂ＝３／２ｆ（０）−２ｆ（−１）＋１／２ｆ（−２）
となり、ｆ’（ｘ）＝２ａｘ＋ｂよりｆ’（０）＝ｂ、ｆ”（０）＝２ａであるので、
ｆ（ｘ）＝ｆ（０）＋１／２（３ｆ（０）−４ｆ（−１）＋ｆ（−２））ｘ
＋１／２（ｆ（０）−２ｆ（−１）＋ｆ（−２））ｘ^２
となる。ここで、ｘ＝１を代入して、
ｆ（１）＝３ｆ（０）−３ｆ（−１）＋ｆ（−２）
となる。ｘ＝ｎの場合、
ｆ（ｎ＋１）＝３ｆ（ｎ）−３ｆ（ｎ−１）＋ｆ（ｎ−２）となる。よってｆ（ｎ）、ｆ（ｎ−１）、ｆ（ｎ−２）の値から、ｆ（ｎ＋１）を予測することができる。

このように、２次関数、三角関数を使用すると、例えば電力のような正弦波形の場合、１次関数で予測するより、さらに正確に予測を行うことが可能となる。一方、１次関数で予測する場合には、２次関数、三角関数で予測する場合よりも予測値の算出の演算を容易に行うことができる。

＝＝＝その他の実施形態＝＝＝
前述した実施形態では、予測部５０はＡＤ変換器４０からのデジタル値に基づいてサンプリング値の予測を行うこととしたが、例えばＡＤ変換器４０の前段に、コンデンサと、サンプリング部２０のサンプリング値の増加に応じてコンデンサを充電し、サンプリング値の減少に応じてコンデンサを放電する充放電回路とを設け、当該コンデンサにて保持される電圧値（アナログ値）と、第１閾値又は第２閾値に対応する基準電圧との大小比較を行うことによって予測を行うようにしてもよい。

また、第１利得（フラグ０）から第２利得（フラグ１）への第１閾値となる場合だけを予測するようにしてもよい。その場合、第２利得から第１利得への変更は、例えば、比較部７０において、前述したサンプリング値ｆ（ｎ）がサンプリング値ｆ（ｎ−１）より大となることを検出することによって変更するようにしてもよい。

また、本実施形態では現在から１サンプリング後のサンプリング値ｆ（ｎ＋１）を予測することとしたが、現在から２サンプリング後のサンプリング値ｆ（ｎ＋２）以後を予測するようにしてもよい。

なお、本実施形態では信号処理装置１００を電力量計測装置に適用した場合について説明したが、本発明の信号処理装置１００は、電力量計測装置以外にもＡＤ変換を行う様々な装置に適用することができる。

以上説明したように、本発明の信号処理装置は、現在のサンプリング値ｆ（ｎ）と、現在から所定期間前のサンプリング値ｆ（ｎ−１）とに基づいて、現在から所定期間後のサンプリング値ｆ（ｎ＋１）を予測することができるので、この予測に基づいて可変増幅器１０の利得を変更することによってＡＤ変換の精度を向上することができる。

前述した実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく変更、改良されるとともに、本発明にはその等価物も含まれる。

本発明の実施形態に係る信号処理装置の構成を説明するためのブロック図である。本発明の実施形態に係る信号処理装置の予測部の動作を説明するためのフローチャートである。本発明の実施形態に係る信号処理装置の予測部の動作を説明するための波形図である。本発明の実施形態に係る信号処理装置を適用した電力量計測装置の構成の一例を示すブロック図である。

符号の説明

１０可変増幅器２０サンプリング部
３０発振回路４０ＡＤ変換器
５０予測部６０記憶部
７０比較部８０フラグ設定部
９０利得変更部１００、１１０信号処理装置
１２０乗算器１３０積算器
１４０パルス発生器１５０ＣＰＵ
１６０表示ドライバ１７０電力量表示部

Claims

アナログ信号を第１利得又は第２利得（＜前記第１利得）で増幅する可変増幅器と、
前記可変増幅器からの増幅信号の値を所定周期でサンプリングするサンプリング部と、
前記サンプリング部からのサンプリング値をアナログデジタル変換するＡＤ変換器と、
前記サンプリング部からの現在のサンプリング値と現在から所定期間前のサンプリング値とに基づいて、現在から所定期間後のサンプリング値を予測する予測部と、
前記予測部が前記所定期間後のサンプリング値を予測したとき、前記所定期間後のサンプリング値と第１閾値とを比較する比較部と、
前記可変増幅器の利得が前記第１利得であるときに、前記比較部の比較結果が、前記所定期間後のサンプリング値が前記第１閾値より小の状態から大となったことを示す場合、前記可変増幅器の利得を前記第１利得から前記第２利得へ変更する利得変更部と、
を備えたことを特徴とする信号処理装置。
前記比較部は、前記所定期間後のサンプリング値と第２閾値とを比較し、
前記利得変更部は、前記可変増幅器の利得が前記第２利得であるときに、前記比較部の比較結果が、前記所定期間後のサンプリング値が前記第２閾値より大の状態から小となったことを示す場合、前記可変増幅器の利得を前記第２利得から前記第１利得へ変更する、
ことを特徴とする請求項１に記載の信号処理装置。
前記予測部は、前記ＡＤ変換器からの前記現在のサンプリング値に対応するデジタル値と、前記ＡＤ変換器からの前記所定期間前のサンプリング値に対応するデジタル値と、に基づいて、前記所定期間後のサンプリング値を予測する、
ことを特徴とする請求項１又は２に記載の信号処理装置。
前記ＡＤ変換器からの前記サンプリング値に対応するデジタル値を記憶する記憶部、を備え、
前記予測部は、前記記憶部から読み出される前記サンプリング値に対応するデジタル値に基づいて前記所定期間後のサンプリング値を予測する、
ことを特徴とする請求項３に記載の信号処理装置。
前記所定期間前のサンプリング値は、前記現在のサンプリング値に対して１サンプリング前の値であり、
前記所定期間後のサンプリング値は、前記現在のサンプリング値に対して１サンプリング後の値である、
ことを特徴とする請求項１乃至４の何れかに記載の信号処理装置。
前記所定期間前のサンプリング値は、前記現在のサンプリング値に対して１サンプリング前及び２サンプリング前の値であり、
前記所定期間後のサンプリング値は、前記現在のサンプリング値に対して１サンプリング後の値である、
ことを特徴とする請求項１乃至４の何れかに記載の信号処理装置。
前記第１閾値と前記第２閾値とは、同一値である、
ことを特徴とする請求項２に記載の信号処理装置。
請求項１乃至７の何れかに記載の信号処理装置を備え、
前記ＡＤ変換器は、電力量をデジタル値として出力する、
ことを特徴とする電力量計測装置。
アナログ信号を第１利得又は第２利得（＜前記第１利得）で増幅する可変増幅器と、前記可変増幅器からの増幅信号の値を所定周期でサンプリングするサンプリング部と、前記サンプリング部からのサンプリング値をアナログデジタル変換するＡＤ変換器と、を備え、前記可変増幅器の利得を変更する信号処理装置の利得変更方法であって、
前記サンプリング部からの現在のサンプリング値と現在から所定期間前のサンプリング値とに基づいて、現在から所定期間後のサンプリング値を予測する手順と、
前記所定期間後のサンプリング値が予測されたとき、前記所定期間後のサンプリング値と第１閾値とを比較する手順と、
前記可変増幅器の利得が前記第１利得であるときに、前記所定期間後のサンプリング値が前記第１閾値より小の状態から大となった場合、前記可変増幅器の利得を前記第１利得から前記第２利得へ変更する手順と、
を実行することを特徴とする信号処理装置の利得変更方法。
前記所定期間後のサンプリング値が予測されたとき、前記所定期間後のサンプリング値と第２閾値とを比較する手順と、
前記可変増幅器の利得が前記第２利得であるときに、前記所定期間後のサンプリング値が前記第２閾値より大の状態から小となった場合、前記可変増幅器の利得を前記第２利得から前記第１利得へ変更する手順と、
を更に実行することを特徴とする請求項９に記載の信号処理装置の利得変更方法。
アナログ信号を第１利得又は第２利得（＜前記第１利得）で増幅する可変増幅器と、前記可変増幅器からの増幅信号の値を所定周期でサンプリングするサンプリング部と、前記サンプリング部からのサンプリング値をアナログデジタル変換するＡＤ変換器と、を備えた信号処理装置を制御するコンピュータに、
前記サンプリング部からの現在のサンプリング値と現在から所定期間前のサンプリング値とに基づいて、現在から所定期間後のサンプリング値を予測する手順と、
前記所定期間後のサンプリング値が予測されたとき、前記所定期間後のサンプリング値と第１閾値とを比較する手順と、
前記可変増幅器の利得が前記第１利得であるときに、前記所定期間後のサンプリング値が前記第１閾値より小の状態から大となった場合、前記可変増幅器の利得を前記第１利得から前記第２利得へ変更する手順と、
を実行させるプログラム。
前記コンピュータに、
前記所定期間後のサンプリング値と第２閾値とを比較する手順と、
前記可変増幅器の利得が前記第２利得であるときに、前記所定期間後のサンプリング値が前記第２閾値より大の状態から小となった場合、前記可変増幅器の利得を前記第２利得から前記第１利得へ変更する手順と、
を更に実行させる請求項１１に記載のプログラム。