TW201713045A - 用於提高之解析度之混合信號自動增益控制 - Google Patents

用於提高之解析度之混合信號自動增益控制 Download PDF

Info

Publication number
TW201713045A
TW201713045A TW105129215A TW105129215A TW201713045A TW 201713045 A TW201713045 A TW 201713045A TW 105129215 A TW105129215 A TW 105129215A TW 105129215 A TW105129215 A TW 105129215A TW 201713045 A TW201713045 A TW 201713045A
Authority
TW
Taiwan
Prior art keywords
gain
digit
analog
amplifier
slope
Prior art date
Application number
TW105129215A
Other languages
English (en)
Inventor
林恩 克倫
Original Assignee
微晶片科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 微晶片科技公司 filed Critical 微晶片科技公司
Publication of TW201713045A publication Critical patent/TW201713045A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/001—Digital control of analog signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/002—Control of digital or coded signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter
    • H03M1/185—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter the determination of the range being based on more than one digital output value, e.g. on a running average, a power estimation or the rate of change
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/478—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication
    • H03M3/48—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting
    • H03M3/486—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting by adapting the input gain

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一精確類比轉數位轉換器(ADC)、具有可選擇增益之一類比放大器以及用以協調放大器增益選擇及數位轉換結果至至少一個暫存器中之放置之一智慧型控制器之一組合在一高取樣速率及低功率消耗下提供一極高解析度類比轉數位轉換程序。舉例而言，一14位元ADC可搭配經取樣信號與ADC輸入之間的例如x1、x2、x4及x8等可選擇增益類比放大以及一智慧型控制器一起使用以提供具有對數位取樣字之適當比例縮放之一17位元轉換數目。可在無來自外部硬體/軟體之額外控制之情況下自動執行整個高解析度類比轉數位轉換程序。

Description

用於提高之解析度之混合信號自動增益控制
本發明係關於高解析度類比轉數位轉換，且特定而言係關於提供自動增益控制以改良一類比轉數位轉換器之解析度。
在極高解析度下將類比信號轉換為彼等類比信號之數位表示需要一極高階(位元數目)類比轉數位轉換器(ADC)。高解析度ADC係昂貴的及/或緩慢的，且可在一類比轉數位轉換程序期間消耗大量功率。
因此，需要藉由在一快速轉換速率下使用廉價高解析度類比轉數位轉換且在低功率消耗之情況下進行操作而在極高解析度下且在一極寬廣信號振幅值範圍內量測一類比信號(例如，電壓或電流信號)。 根據一實施例，一種用於高解析度下之類比轉數位轉換之設備可包括：一可選擇增益放大器，其具有一類比信號之一輸入；一類比轉數位轉換器(ADC)，其耦合至該可選擇增益放大器且經調適以自該可選擇增益放大器接收一類比輸出，並將該類比輸出之樣本轉換成其數位表示；一控制器，其耦合至該ADC及該可選擇增益放大器，其中該控制器基於該等數位表示選擇該放大器之增益，且基於該等選定增益將該等數位表示之位元位置移位。 根據另一實施例，該可選擇增益放大器可具有複數個可選擇增益。根據另一實施例，該複數個可選擇增益可包括增益一(1)、二(2)、四(4)及八(8)。根據另一實施例，當該選定增益可係一(1)時，該數位表示可朝向最高有效位元移位三個位元；當該選定增益可係二(2)時，該數位表示朝向該最高有效位元移位兩個位元；當該選定增益可係四(4)時，該數位表示朝向該最高有效位元移位一個位元；且當該選定增益可係八(8)時，該數位表示不移位。根據另一實施例，複數個位元位置經移位數位表示可儲存於暫存器中，該暫存器包括該數位表示之位元數目加上對應於該放大器之該等增益選擇之位元數目。 根據另一實施例，可基於以下各項選擇用於下一樣本之一增益：一斜率，其藉由自一當前樣本振幅之一數位表示減去一先前樣本振幅之一數位表示而判定；及該當前樣本振幅之該數位表示與複數個振幅臨限值相比之一關係，其中針對一正斜率及該數位表示可大於該複數個該等振幅臨限值中之至少一者，該增益可降低；且針對一負斜率及該數位表示可小於該複數個該等振幅臨限值中之至少另一者，該增益可提高。 根據另一實施例，該複數個該等振幅臨限值中之該至少一者與該至少另一者可相同。根據另一實施例，該複數個該等振幅臨限值中之該至少一者與該至少另一者可不同。根據另一實施例，先前樣本之該數位表示可係先前樣本之複數個數位表示一起求平均。根據另一實施例，當前樣本之該數位表示可係當前樣本之複數個數位表示一起求平均。根據另一實施例，該可選擇增益放大器可係一可程式化增益放大器(PGA)。根據另一實施例，該可選擇增益放大器可係具有至少一個可切換輸入衰減器之一放大器。根據另一實施例，該可選擇增益放大器、該ADC及數位控制器可提供於一混合信號積體電路中。根據另一實施例，該混合信號積體電路可係一微控制器。 根據另一實施例，一種用於高解析度下之類比轉數位轉換之方法可包括以下步驟：利用一可選擇增益放大器放大一類比信號；利用耦合至該可選擇增益放大器之一類比轉數位轉換器(ADC)將該可選擇增益放大器之一類比輸出之樣本轉換成其數位表示；基於該等數位表示、利用耦合至該ADC及該可選擇增益放大器之一控制器選擇該放大器之增益；及基於該等選定增益將該等數位表示之位元位置移位。 根據另一實施例，該方法可包括以下步驟：將該等數位表示儲存於一記憶體中。根據該方法之另一實施例，該記憶體可係複數個儲存暫存器。根據該方法之另一實施例，該等儲存暫存器可包括該等數位表示之位元數目加上該等經移位位元位置之位元數目。 根據另一實施例，該方法可包括以下步驟：自一當前樣本之一數位表示減去一先前樣本之一數位表示以判定一斜率，其中若一減法差可為正的，則該斜率可為正的，且若該減法差可為負的，則該斜率可為負的；比較該當前樣本之該數位表示與複數個振幅臨限值；當該數位表示可大於該複數個該等振幅臨限值中之至少一者時，降低用於一正斜率之增益，且當該數位表示可小於該複數個該等振幅臨限值中之至少另一者時，增加用於一負斜率之增益。根據另一實施例，該方法可包括以下步驟：對複數個數位表示求平均以用於選擇該放大器之該等增益。 根據另一實施例，該方法可包括以下步驟：自複數個當前樣本之一平均值之一數位表示減去先前樣本之複數個數位表示之一平均值以判定一斜率，其中若一減法差可為正的，則該斜率可為正的，且若該減法差可為負的，則該斜率可為負的；比較該等當前樣本之該複數個數位表示之該平均值與複數個振幅臨限值；當該複數個數位表示之該平均值可大於該複數個該等振幅臨限值中之至少一者時，降低用於一正斜率之增益，及當該複數個數位表示之該平均值可小於該複數個該等振幅臨限值中之至少另一者時，增加用於一負斜率之增益。 根據另一實施例，一種提供高解析度下之類比轉數位轉換微控制器可包括以下步驟：利用一可選擇增益放大器放大一類比信號；利用耦合至該可選擇增益放大器之一類比轉數位轉換器(ADC)將該可選擇增益放大器之一類比輸出之樣本轉換成其數位表示；基於該等數位表示、利用耦合至該ADC及該可選擇增益放大器之一控制器選擇該放大器之增益；及基於該等選定增益將該等數位表示之位元位置移位。
根據本發明之各種實施例，可在一極寬廣值範圍內量測一類比信號(例如，電壓或電流)。舉例而言，在一樣本轉換速率為約5千赫之情況下，期望自約1毫安至約10安培之一電流量測範圍。此等解析度及轉換速度要求可用於(舉例而言，但不限於)量測隨時間之微焦值以判定一取樣週期內所使用之能量。根據本發明之特定實例性實施例，一14位元ADC、具有可選擇增益之一類比放大器以及用以協調放大器增益選擇及數位轉換結果至至少一個數位暫存器中之放置之一智慧型控制器之一組合在一高取樣速率及低功率消耗下提供一極高解析度類比轉數位轉換程序。一14位元ADC可搭配經取樣信號與ADC輸入之間的例如x1、x2、x4及x8等可選擇增益類比放大以及一智慧型控制器一起使用以提供具有對數位取樣字之適當比例縮放之一17位元轉換數目。 可在無來自外部硬體/軟體之額外控制之情況下自動執行整個高解析度類比轉數位轉換程序。根據本發明之實施例，預期且在本發明之範疇內，可使用一較高或較低位元解析度ADC及/或使用具有較多或較少數目個可選擇增益之類比放大來獲得較高或較低解析度轉換結果。熟習類比及數位電子器件且受益於本發明之教示之此項技術者可設計及構建此等電路。 在一項實施例中，一可程式化增益放大器(PGA)可用於可選擇增益類比放大。在另一實施例中，具有可切換前端衰減器之一固定增益放大器可用於可選擇增益類比放大。 現在參考圖式，其示意性地圖解說明實例性實施例之細節。在圖式中，相似元件將由相似編號表示，且類似元件將由帶有一不同小寫字母後綴之相似編號表示。 參考圖1，其繪示根據本發明之特定實例性實施例之一混合信號自動增益控制系統之一示意性方塊圖。一混合信號自動增益控制系統(通常由數字100表示)可包括具有可選擇增益之一類比信號放大器102、一高解析度類比轉數位轉換器(ADC) 104及一控制器106。混合信號自動增益控制系統100可進一步包括一數位字暫存器/累加器110及/或一微控制器與記憶體108。另一選擇係，類比信號放大器102、ADC 104、控制器106及暫存器110可係一微控制器裝置之一周邊設備。可存在用以實施增益可選擇類比信號放大器102 (其中之兩者展示為一可程式化增益放大器102a及102b，以及在具有8之一增益之一放大器前面之RF衰減器及切換器)之諸多不同方式。 舉例而言(但不作為一限制)，信號放大器102可具有四個可選擇精確增益，例如增益一、二、四及八。本文中預期更小或更大數目個可選擇增益。較佳地，增益將以2p 之二進位遞增，其中p係從零(0)開始之一整數。信號放大器102可使其可選擇增益中之每一者校準至一所要準確度。 高解析度ADC 104可在其輸入(未展示)處與一類比樣本及保持電路耦合，且亦可耦合至一類比多工器(其可耦合至複數個樣本及保持電路)以提供一個以上類比輸入(利用對應複數個增益可選擇放大器)。在替代方案中，一多工器以及複數個樣本及保持電路可提供於增益可選擇放大器102之前以用於接收及儲存複數個類比輸入(未展示)。 一類比輸入藉由ADC 104轉換成其一數位表示。基於類比輸入之彼數位表示及一先前時間類比輸入之至少一個數位表示，可判定一上升(正)斜率或一下降(負)斜率且可依據數位表示值作出關於針對所採用之下一類比輸入樣本是增加還是降低類比放大器102之增益之一判定。進行此操作以便利用ADC 104最大化經取樣類比信號之數位轉換解析度。基於經選擇用於所採用之彼特定類比輸入信號樣本之放大器102增益，來自ADC 104之所得轉換數位字位元可在一數位字暫存器/累加器110中對準，如下文中更全面地闡述。ADC 104具有一m位元輸出(例如，14個位元)，且控制器106將基於經選擇用於類比放大器102之增益而將來自ADC 104之m位元輸出位元移位成一n位元(例如，17個位元) (n ＞ m)數位字。因此，m位元字在n位元暫存器內之位置取決於選定增益而變化。 參考圖2，其繪示根據本發明之特定實例性實施例之一類比信號、放大器增益選擇以及至一ADC輸入之一所得經增益調整類比信號之示意性曲線圖。圖2以圖形方式展示可選擇增益放大器102及在ADC 104之輸入處之輸入信號之活動。在以下實例中，假定斜率為負的且臨限值設定為80％。當類比輸入信號大於或等於0.04伏特時，放大器102可設定為具有一之一增益，從而導致ADC 104具有100毫伏特(mV)之一全標度讀數(FSR)。當類比輸入信號小於0.04伏特但大於0.02伏特時，放大器102可設定為具有二之一增益，從而導致ADC 104具有50 mV之一FSR。當類比輸入信號小於0.02伏特但大於0.01伏特時，放大器102可設定為具有四之一增益，從而導致ADC 104具有25 mV之一FSR。且當類比輸入信號小於0.01伏特(10毫伏特)時，放大器102可設定為具有八之一增益，從而導致ADC 104具有12.5 mV之一FSR。基於信號斜率(增加或降低)之其他類比輸入信號位準亦可影響類比放大器增益選擇之判定。 在圖2中所展示之圖形實例中，假定一負斜率增益臨限值為80％；或針對50 mV、25 mV及12.5 mV之FSR分別為40 mV、20 mV及10 mV。針對圖2的實例性曲線圖之正斜率增益改變臨限值設定為60％，或針對12.5 mV、25 mV及50 mV之FSR分別為7.5 mV、15 mV及30 mV。此僅係一實例，臨限值可基於一特定應用而設定。針對功率之一快速增加改變及一較逐漸降低而設定出於示範目的而選擇之臨限值。功率(正或負)之改變越慢，臨限值可設定為越接近於ADC之理論FSR。 一般而言，在功率量測中，功率如由應用(例如，功率之消耗者而非供應者)所判定而係單向的。因此，正量測值之情形將如此。針對其中存在正量測值及負量測值兩者之雙向應用，則可使用一電壓比較器以切換至ADC之信號之極性，因此藉由不需要2補數計算而簡化數學運算。 參考圖2A，其繪示根據本發明之特定實例性實施例之在各種放大器增益設定下之一17位元數位累加器暫存器之示意圖。舉例而言，數位字暫存器/累加器110可包括17個資料位元且高解析度ADC 104具有14個資料位元之一數位輸出。預期且在本發明之範疇內，數位字暫存器/累加器110可包括多於或少於17個資料位元，且ADC 104可具有多於或少於14個資料位元之一數位輸出。 當使用一14位元ADC 104時，在放大器102之增益設定為一(x1) (例如，FSR = 100 mV)之情況下，ADC 104之輸出將儲存於暫存器/累加器110之位元＜16:3＞中且零被迫進入位元＜2:0＞中。在一增益為二(x2) (例如，FSR = 50 mV)之情況下，ADC 104之輸出將儲存於位元＜15:2＞中，伴隨零被迫進入位元＜16, 1, 0＞中。在一增益為四(x4) (例如，FSR = 25 mV)之情況下，ADC 104之輸出將儲存於位元＜14:1＞中，伴隨零被迫進入位元＜16, 15, 0＞中。在一增益為八(x8) (例如，FSR = 12.5 mV)之情況下，ADC 104之輸出將儲存於位元＜13:0＞中，伴隨零被迫進入位元＜16:14＞中。當數位字暫存器/累加器110用於累加(相加及儲存)複數個數位字時，其中此等數位字之值將始終恰當對準。微控制器與記憶體108可與數位字暫存器/累加器110及/或控制器106一起使用或代替數位字暫存器/累加器110及/或控制器106。 參考圖3及圖4，其繪示根據本發明之特定實例性實施例之表示圖1中所展示之混合信號自動增益控制系統之操作之一示意性流程圖。混合信號自動增益控制系統100之操作可如下闡述：在步驟320中，將放大器增益設定為1，從而提供100 mV之一FSR (全標度讀數)。在步驟322中，對經放大類比輸入信號(最初來自步驟320在一(1)之一增益下經設定，其後在選自下文中所闡述之步驟之一增益下經設定)取樣且在ADC 104中將經放大類比輸入信號數位化為(舉例而言，但不限於) 14個位元解析度。在步驟324中，根據選自先前樣本之增益，將ADC 104之14位元經數位化輸出移位且變成一「當前樣本」。在步驟325中，將當前樣本儲存於一記憶體中。在步驟326中，自當前樣本減去在當前樣本之前所採用且儲存之一「先前樣本」以提供一差值。步驟328判定差值為正的還是非正的(例如，零或負的)。當差值為正的時，此指示當前樣本具有比先前樣本大的一振幅。當差值為零或為負的時，此分別指示當前樣本振幅與先前樣本振幅相同或比先前樣本振幅小。將差改變之相反值「零化」係用以消除兩個增益設定之間的不必要振盪。 當差值之斜率為正的時，步驟332將相加1至一正斜率計數器。當差值之斜率為非正的(零或負的)時，步驟330將相加1至一負斜率計數器。在步驟452中，比較一特定時間週期內之正斜率發生之一經累加數目與一正斜率發生臨限值數目。若正斜率之經累加數目大於正斜率發生臨限值數目，則步驟454、458及462可判定類比放大器是否需要一增益改變。在取樣週期(例如，256或更少)中量測特定時間週期。週期越長，對有效低通濾波器之截止越低。可根據應用及其操作所處之環境設定特定時間週期。 在步驟436中，比較一特定時間週期(如上文更全面地闡述)內之負斜率發生之一經累加數目與一負斜率發生臨限值數目。若負斜率之經累加數目大於負斜率發生臨限值數目，則步驟438、442及446可判定類比放大器是否需要一增益改變。正斜率發生臨限值及負斜率發生臨限值可係相同數目值或不同數目值，且可被改變且被儲存於可程式化暫存器(未展示)中以用於「調諧」混合信號自動增益控制系統100之操作。 若在步驟452中在一特定時間週期內之正斜率發生之數目不大於正斜率發生臨限值，則可在步驟334中遞增一類比輸入多工器且然後可在步驟322中對下一類比通道取樣並將其轉換為一數位表示。同樣，若在步驟436中在一特定時間週期內之負斜率發生之數目不大於負斜率發生臨限值，則可在步驟334中遞增一類比輸入多工器且可然後對下一類比通道取樣並將其轉換為一數位表示。分別與正斜率發生數目及負斜率發生數目相關聯之特定時間週期可係相同時間週期或不同時間週期(例如，一個時間週期用於正斜率發生而另一時間週期用於負斜率發生)。此有效地實施一「數位低通濾波器」以用於斜率方向判定。斜率發生臨限值及/或臨限時間週期亦可取決於在彼等斜率發生期間對類比放大器增益之設定而改變。 針對所有上述數位值斜率及振幅判定，可使用來自數位字暫存器/累加器110之全17位元字。預期且在本發明之範疇內，可在判定類比信號是具有一上升振幅(正斜率)還是一降低振幅(負斜率)之前對複數個數位值求平均。可在步驟326之前執行數位值之此求平均。POS_Slopex 及NEG_slopex 消除小振盪，且取樣週期臨限值使低通功能等待足夠長時間以進行一有效濾波。 若步驟452判定正斜率發生大於正斜率發生臨限值，則步驟454判定當前樣本振幅值是否大於一第一振幅臨限值(舉例而言，但不限於30 mV標度(例如，09998H ))，且若如此則在步驟456中將類比放大器增益設定為1、將ADC 104之數位輸出向左(朝向MSB)移位3個位元且然後返回至步驟334 (其中多工器遞增1至下一類比輸入通道)。 若步驟454判定當前樣本振幅值不大於第一振幅臨限值，則步驟458判定當前樣本振幅值是否大於一第二振幅臨限值(舉例而言，但不限於15 mV標度(例如，04CC8H ))，且若如此則在步驟460中將類比放大器增益設定為2、將ADC 104之數位輸出向左(朝向MSB)移位2個位元且然後返回至步驟334 (其中多工器遞增1至下一類比輸入通道)。 若步驟458判定當前樣本振幅值不大於第二振幅臨限值，則步驟462判定當前樣本振幅值是否大於一第三振幅臨限值(舉例而言，但不限於7.5 mV標度(例如，02660H ))，且若如此則在步驟464中將類比放大器增益設定為4、將ADC 104之數位輸出向左(朝向MSB)移位1個位元且然後返回至步驟334 (其中多工器遞增1至下一類比輸入通道)。 若步驟462判定當前樣本振幅值不大於第三振幅臨限值，則在步驟466中將類比放大器增益設定為8、不將ADC 104之數位輸出移位且然後返回至步驟334 (其中多工器遞增1至下一類比輸入通道)。 若步驟436判定負斜率發生大於負斜率發生臨限值，則步驟438判定當前樣本振幅值是否小於一第四振幅臨限值(舉例而言，但不限於40 mV標度(例如，0CCC8H ))，且若如此則在步驟440中將類比放大器增益設定為8、不將ADC 104之數位輸出移位且然後返回至步驟334 (其中多工器遞增1至下一類比輸入通道)。 若步驟438判定當前樣本振幅值不小於第四振幅臨限值，則步驟442判定當前樣本振幅值是否小於一第五振幅臨限值(舉例而言，但不限於20 mV標度(例如，06660H ))，且若如此則在步驟444中將類比放大器增益設定為4、將ADC 104之數位輸出向左(朝向MSB)移位1個位元，且然後返回至步驟334 (其中多工器遞增1至下一類比輸入通道)。 若步驟442判定當前樣本振幅值不小於第五振幅臨限值，則步驟446判定當前樣本振幅值是否小於一第六振幅臨限值(舉例而言，但不限於10 mV標度(例如，03330H )，且若如此則在步驟448中將類比放大器增益設定為2、將ADC 104之數位輸出向左(朝向MSB)移位2個位元，且然後返回至步驟334 (其中多工器遞增1至下一類比輸入通道)。 若步驟446判定當前樣本振幅值不小於第六振幅臨限值，則在步驟450中將類比放大器增益設定為1、將ADC 104之數位輸出向左(朝向MSB)移位3個位元，且然後返回至步驟334 (其中多工器遞增1至下一類比輸入通道)。 當選擇出最後類比輸入通道時，下一多工器遞增將返回至第一類比輸入通道。若一先前樣本振幅與一當前樣本振幅(或其平均值)之間的差大於一振幅改變臨限值(在流程圖圖3及圖4中未展示)，則亦可判定類比放大器增益之一改變。此等振幅臨限值可被改變且被儲存於可程式化暫存器(未展示)中以用於「調諧」混合信號自動增益控制系統100之操作。 參考圖5，其繪示根據本發明之特定實例性實施例之一多類比輸入及轉換混合信號自動增益控制積體電路之一示意性方塊圖。積體電路500可包括複數個類比差動輸入(展示四個)、雙多工器502a和502b (針對複數個類比差動輸入中之每一者，一個用於加(+)輸入且另一個用於減(-)輸入)。雙ADC 104a及104b可經提供以用於將一類比差動信號轉換為其數位表示。ADC控制可由一數位引擎(控制器106)提供，該數位引擎亦可提供暫存器/累加器110、一計算引擎、峰值偵測及通信介面(例如，用於將增益選擇傳遞至可選擇增益放大器102 (圖1))。另外，過電壓(OV)及過電流(OC)邏輯、類比通道之校準以及其他輸入及輸出對於既定應用係必要的。一微控制器與記憶體108可具備一單獨積體電路或可係此相同積體電路500之部分。數位引擎(控制器106)可在低功率下獨立地操作以用於延長電池操作及/或減小因微控制器與記憶體108執行其他功能而產生之計算負載。 參考圖6，其繪示根據本發明之特定實例性實施例之用於圖5中所展示之積體電路之一半導體晶粒之一示意性俯視圖。小輪廓封裝積體電路可用於圖5中所展示之電路。連同各種其他控制及功率連接一起提供用於四個差動類比輸入之連接。本文中預期更多或更少數目個差動及/或單端類比輸入。
0-16‧‧‧位元
100‧‧‧混合信號自動增益控制系統
102‧‧‧類比信號放大器/增益可選擇類比信號放大器/信號放大器/增益可選擇放大器/放大器/類比放大器/可選擇增益放大器
102a‧‧‧可程式化增益放大器
104‧‧‧高解析度類比轉數位轉換器/類比轉數位轉換器/14位元類比轉數位轉換器
104a‧‧‧類比轉數位轉換器
104b‧‧‧類比轉數位轉換器
106‧‧‧控制器
108‧‧‧微控制器與記憶體
110‧‧‧數位字暫存器/累加器/暫存器
500‧‧‧積體電路
結合隨附圖式參考以下說明可獲取對本發明之一較完整理解，在附圖中： 圖1圖解說明根據本發明之特定實例性實施例之一混合信號自動增益控制系統之一示意性方塊圖； 圖2圖解說明根據本發明之特定實例性實施例之一類比信號、放大器增益選擇以及至一ADC輸入之一所得經增益調整類比信號之示意性曲線圖； 圖2A圖解說明根據本發明之特定實例性實施例之在各種放大器增益設定下之一17位元累加器暫存器之示意圖； 圖3及圖4圖解說明根據本發明之特定實例性實施例之表示圖1中所展示之混合信號自動增益控制系統之操作之一示意性流程圖； 圖5圖解說明根據本發明之特定實例性實施例之一多類比輸入及轉換混合信號自動增益控制積體電路之一示意性方塊圖；且 圖6圖解說明根據本發明之特定實例性實施例之用於圖5中所展示之積體電路之一半導體晶粒之一示意性俯視圖。 雖然易於對本發明做出各種修改及替代形式，但已在圖式中展示並在本文中詳細闡述了其特定實例性實施例。然而，應理解本文中對特定實例性實施例之說明並不意欲將本發明限制於本文中所揭示之特定形式。
100‧‧‧混合信號自動增益控制系統
102‧‧‧類比信號放大器/增益可選擇類比信號放大器/信號放大器/增益可選擇放大器/放大器/類比放大器/可選擇增益放大器
102a‧‧‧可程式化增益放大器
104‧‧‧高解析度類比轉數位轉換器/類比轉數位轉換器/14位元類比轉數位轉換器
106‧‧‧控制器
108‧‧‧微控制器與記憶體
110‧‧‧數位字暫存器/累加器/暫存器

Claims (21)

  1. 一種用於高解析度下之類比轉數位轉換之設備，其包括： 一可選擇增益放大器，其具有一類比信號之一輸入； 一類比轉數位轉換器(ADC)，其耦合至該可選擇增益放大器且經調適以自該可選擇增益放大器接收一類比輸出，並將該類比輸出之樣本轉換成其數位表示； 一控制器，其耦合至該ADC及該可選擇增益放大器，其中 該控制器基於該等數位表示選擇該放大器之增益，且 基於該等選定增益將該等數位表示之位元位置移位。
  2. 如請求項1之設備，其中該可選擇增益放大器具有複數個可選擇增益。
  3. 如請求項2之設備，其中該複數個可選擇增益包括增益一(1)、二(2)、四(4)及八(8)。
  4. 如請求項3之設備，其中當該選定增益係一(1)時，該數位表示朝向最高有效位元移位三個位元；當該選定增益係二(2)時，該數位表示朝向該最高有效位元移位兩個位元；當該選定增益係四(4)時，該數位表示朝向該最高有效位元移位一個位元；且當該選定增益係八(8)時，該數位表示不移位。
  5. 如請求項1之設備，其中複數個位元位置經移位數位表示儲存於暫存器中，該暫存器包括該數位表示之位元數目加上對應於該放大器之該等增益選擇之位元數目。
  6. 如請求項1之設備，其中基於以下各項選擇用於下一樣本之一增益： 一斜率，其藉由自一當前樣本振幅之一數位表示減去一先前樣本振幅之一數位表示而判定，及 該當前樣本振幅之該數位表示與複數個振幅臨限值相比之一關係，其中 針對一正斜率及該數位表示大於該複數個該等振幅臨限值中之至少一者，該增益降低，且 針對一負斜率及該數位表示小於該複數個該等振幅臨限值中之至少另一者，該增益提高。
  7. 如請求項6之設備，其中該複數個該等振幅臨限值中之該至少一者與該至少另一者相同。
  8. 如請求項6之設備，其中該複數個該等振幅臨限值中之該至少一者與該至少另一者不同。
  9. 如請求項6之設備，其中先前樣本之該數位表示係先前樣本之複數個數位表示一起求平均。
  10. 如請求項6之設備，其中當前樣本之該數位表示係當前樣本之複數個數位表示一起求平均。
  11. 如請求項1之設備，其中該可選擇增益放大器係一可程式化增益放大器(PGA)。
  12. 如請求項1之設備，其中該可選擇增益放大器係具有至少一個可切換輸入衰減器之一放大器。
  13. 如請求項1之設備，其中該可選擇增益放大器、該ADC及數位控制器係提供於一混合信號積體電路中。
  14. 如請求項13之設備，其中該混合信號積體電路係一微控制器。
  15. 一種用於高解析度下之類比轉數位轉換之方法，該方法包括以下步驟： 利用一可選擇增益放大器放大一類比信號； 利用耦合至該可選擇增益放大器之一類比轉數位轉換器(ADC)將該可選擇增益放大器之一類比輸出之樣本轉換成其數位表示； 基於該等數位表示、利用耦合至該ADC及該可選擇增益放大器之一控制器選擇該放大器之增益；及 基於該等選定增益將該等數位表示之位元位置移位。
  16. 如請求項15之方法，其進一步包括以下步驟：將該等數位表示儲存於一記憶體中。
  17. 如請求項16之方法，其中該記憶體係複數個儲存暫存器。
  18. 如請求項17之方法，其中該等儲存暫存器包括該等數位表示之位元數目加上該等經移位位元位置之位元數目。
  19. 如請求項15之方法，其進一步包括以下步驟： 自一當前樣本之一數位表示減去一先前樣本之一數位表示以判定一斜率，其中 若一減法差為正的，則該斜率為正的，且 若該減法差為負的，則該斜率為負的； 比較該當前樣本之該數位表示與複數個振幅臨限值； 當該數位表示大於該複數個該等振幅臨限值中之至少一者時，降低用於一正斜率之增益，且 當該數位表示小於該複數個該等振幅臨限值中之至少另一者時，增加用於一負斜率之增益。
  20. 如請求項15之方法，其進一步包括以下步驟：對複數個數位表示求平均以用於選擇該放大器之該等增益。
  21. 如請求項15之方法，其進一步包括以下步驟： 自複數個當前樣本之一平均值之一數位表示減去先前樣本之複數個數位表示之一平均值以判定一斜率，其中 若一減法差為正的，則該斜率為正的，且 若該減法差為負的，則該斜率為負的； 比較該等當前樣本之該複數個數位表示之該平均值與複數個振幅臨限值； 當該複數個數位表示之該平均值大於該複數個該等振幅臨限值中之至少一者時，降低用於一正斜率之增益，及 當該複數個數位表示之該平均值小於該複數個該等振幅臨限值中之至少另一者時，增加用於一負斜率之增益。
TW105129215A 2015-09-09 2016-09-09 用於提高之解析度之混合信號自動增益控制 TW201713045A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/849,021 US9473161B1 (en) 2015-09-09 2015-09-09 Mixed signal automatic gain control for increased resolution

Publications (1)

Publication Number Publication Date
TW201713045A true TW201713045A (zh) 2017-04-01

Family

ID=56853924

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105129215A TW201713045A (zh) 2015-09-09 2016-09-09 用於提高之解析度之混合信號自動增益控制

Country Status (3)

Country Link
US (1) US9473161B1 (zh)
TW (1) TW201713045A (zh)
WO (1) WO2017044335A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9853752B2 (en) * 2016-03-31 2017-12-26 Nxp B.V. Method and system for generating a received signal strength indicator (RSSI) value that corresponds to a radio frequency (RF) signal
CN106936401B (zh) * 2017-03-16 2021-06-29 聚洵半导体科技（上海）有限公司 一种封装后可编程高性能运算放大器
US10439626B2 (en) 2017-12-15 2019-10-08 Microchip Technology Incorporated Analog-to-digital converter with autonomous gain stage and auto scaling, and related systems and methods
CN111294098B (zh) * 2020-02-12 2022-02-11 中山大学 一种用于低精度adc的大规模多天线系统信号检测方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937575A (en) * 1988-10-18 1990-06-26 Honeywell Inc. Precision A/D converter utilizing a minimum of interface interconnections
JPH09130245A (ja) * 1995-11-06 1997-05-16 Sony Corp ゲイン可変回路
US6650364B1 (en) * 1998-05-08 2003-11-18 Cirrus Logic, Inc. Selectable threshold multimode gain control apparatus and method for setting mutually continuous analog, digital, and shutter gain levels
EP1035656A1 (en) * 1999-03-08 2000-09-13 STMicroelectronics SA Antisaturation system with automatic gain control for analog-to-digital converter
DE19918385C2 (de) * 1999-04-22 2001-11-15 Siemens Ag Verfahren und Schaltungsanordnung zum Regeln des einem Analog/Digital-Wandler zugeführten Signalpegels
US7262724B2 (en) * 2005-03-31 2007-08-28 Freescale Semiconductor, Inc. System and method for adjusting dynamic range of analog-to-digital converter
US8890727B1 (en) * 2013-06-07 2014-11-18 Mediatek Singapore Pte. Ltd. Analog-to-digital converter circuit, integrated circuit, electronic device and method therefor

Also Published As

Publication number Publication date
WO2017044335A1 (en) 2017-03-16
US9473161B1 (en) 2016-10-18

Similar Documents

Publication Publication Date Title
JP5657783B2 (ja) データ処理システム
US8933830B1 (en) Successive approximation register analog-to-digital converter and method of operating built-in self-test device for testing the converter
JP5090190B2 (ja) アナログ量をデジタル化するための方法、前記方法を実装するデジタル化装置、及びそのような装置を統合する電磁放射線検出器
TW201713045A (zh) 用於提高之解析度之混合信號自動增益控制
US6909393B2 (en) Space efficient low power cyclic A/D converter
US7268714B2 (en) Rapid response current measurement system and method
US8981975B2 (en) Data processing device and data processing system
TW201407964A (zh) 預測性逐漸逼近式類比數位轉換裝置及其方法
JP2019520717A (ja) デジタル遅延ラインアナログ・デジタルコンバータを有するマイクロコントローラ
JP6102279B2 (ja) 逐次比較型ａｄ変換器及び逐次比較型ａｄ変換方法
CN107579740B (zh) 提高流水线模数转换器输出精度的方法及模数转换器
CN104579347A (zh) 模数转换器
US9143151B2 (en) Pulse generator and analog-digital converter including the same
US7830159B1 (en) Capacitor mismatch measurement method for switched capacitor circuits
WO2010116864A1 (ja) 逐次比較型ａｄ変換回路
JP2010278952A (ja) 逐次比較型ａｄ変換回路及び半導体集積回路
CN111800136B (zh) 模数转换器、模数转换方法和位移检测装置
TWI488444B (zh) 乘法類比數位轉換器及其管線類比數位轉換器
WO2020075552A1 (ja) スイッチトキャパシタアンプおよびａｄ変換装置
JP2011109352A (ja) アナログフロントエンド回路
KR20150072972A (ko) 타이밍 켈리브레이션을 이용한 인터폴레이션을 위한 아날로그 디지털 변환기
US20100164768A1 (en) Providing digital codes representing analog samples with enhanced accuracy while using an adc of lower resolution
JP2005214849A (ja) 自動利得制御回路
Chegeni et al. A histogram-based background interstage error estimation and implementation method in pipelined ADCs
CN113328748A (zh) 模数转换电路