JP2015133631A

JP2015133631A - アナログデジタル変換装置

Info

Publication number: JP2015133631A
Application number: JP2014004346A
Authority: JP
Inventors: 貴也菅ヶ谷; Takaya Sugaya
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2014-01-14
Filing date: 2014-01-14
Publication date: 2015-07-23

Abstract

【課題】回路価格や実装面積の増加を抑制するとともに、所望の分解能を得ることができるＡＤ変換装置を提供する。【解決手段】ＡＤ変換装置１０１は、リファレンス電圧ＶＤＤ４とリファレンス電圧ＶＳＳとの電位差の測定レンジを生成するリファレンス電圧生成回路１０と、測定レンジを使用することにより、アナログ信号をデジタル信号に変換するＡＤ変換器と、リファレンス電圧生成回路１０への制御によって、測定レンジの大きさを時間の経過と共に変化させる変換結果判定／電圧制御信号生成回路３０とを備えた。【選択図】図１

Description

この発明は、電圧のアナログ値をデジタル値に変換するアナログデジタル変換装置に関する。

従来は、電圧のアナログ値をデジタル値に変換する際に、分解能を上げるためには、高分解能のアナログ／デジタル変換回路を選択するか、アナログ／デジタル変換回路の前段で狭い測定レンジに切り替えること（例えば、特許文献１参照）で実現していた。

特開昭５８−１４３６２７号公報（図１〜２、および特許請求の範囲等）

このような従来方式の、電圧をデジタル値に変換する方式では、高解像度のアナログ／デジタル変換回路を採用する場合には、その回路自体が高価になってしまう。また、回路選択式では、価格、実装面積の観点から数多くの選択肢を実装できないのに加え、選択回路毎に分解能が固定されてしまうという課題があった。

本発明は、回路価格や実装面積の増加を抑制するとともに、所望の分解能を得ることができるアナログデジタル変換装置の提供を目的する。

この発明のアナログデジタル変換装置は、
基準電圧を生成する基準電圧生成部と、
前記基準電圧を使用することにより、アナログ信号をデジタル信号に変換するアナログデジタル変換器と、
前記基準電圧生成部への制御によって、前記基準電圧の大きさを時間の経過と共に変化させる基準電圧制御部とを備えたことを特徴とする。

本発明により、回路価格や実装面積の増加を抑制するとともに、所望の分解能を得ることができるアナログデジタル変換装置を提供できる。

実施の形態１の図で、アナログデジタル変換装置１０１の構成図。実施の形態１の図で、測定レンジの動的変化を示す図。実施の形態２の図で、アナログデジタル変換装置１０２の構成図。実施の形態２の図で、要求される分解能のデジタル値に変換される様子を示す図。実施の形態３の図で、アナログデジタル変換装置１０３の構成図。実施の形態４の図で、アナログデジタル変換装置１０４の構成図。

実施の形態１．
以下、実施の形態１に係る、アナログ電圧をデジタル値に変換するアナログデジタル変換装置１０１を説明する。
図１は、アナログデジタル変換装置１０１（以下、ＡＤ変換装置という）の構成図を示す。ＡＤ変換装置１０１は、リファレンス電圧生成回路１０（基準電圧生成部）、アナログデジタル変換器２０（以下、ＡＤ変換器２０という）、変換結果判定／電圧制御信号生成回路３０（基準電圧制御部）を備える。ＡＤ変換器２０と変換結果判定／電圧制御信号生成回路３０とは、マイクロコンピュータあるいはＦＰＧＡ（ｆｉｅｌｄ−ｐｒｏｇｒａｍｍａｂｌｅｇａｔｅａｒｒａｙ）によって実現される。ＡＤ変換器２０は、アナログ入力信号１が入力される。リファレンス電圧生成回路１０は、リファレンス電圧ＶＤＤ４（電源電圧）、リファレンス電圧ＶＳＳ５（アース電圧）を生成し、リファレンス電圧ＶＤＤ４と、リファレンス電圧ＶＳＳ５との電位差を図２の測定レンジ（測定レンジ１１，１２，１３等）として、ＡＤ変換器２０に供給する。

ＡＤ変換器２０は、アナログ入力信号１の電圧値を、リファレンス電圧ＶＤＤ４、リファレンス電圧ＶＳＳ５の電圧差（測定レンジ）を基準として使用することにより、分解能に応じたデジタル値へ変換する。

（変換結果判定／電圧制御信号生成回路３０）
変換結果判定／電圧制御信号生成回路３０は、リファレンス電圧ＶＤＤ４、または、リファレンス電圧ＶＳＳ５の値を動的に変化させることにより、測定電圧レンジを制御する。つまり、変換結果判定／電圧制御信号生成回路３０は、リファレンス電圧生成回路１０を制御することにより、リファレンス電圧ＶＤＤ４の大きさと、リファレンス電圧ＶＳＳ５の大きさとのうち、少なくともいずれかを、時間の経過と共に変化させることで、測定レンジの大きさを時間の経過と共に変化させる。これにより、測定レンジ（リファレンス電圧ＶＤＤ４と、リファレンス電圧ＶＳＳ５間の電圧差）を小さくすることで、分解能を高めることができる。実施の形態１の図２ではリファレンス電圧ＶＤＤ４の大きさを時間の経過と共に変化させるものとする。

図２は、リファレンス電圧ＶＤＤ４の値を動的に変化させ、分解能を高める様子を示す。図２ではリファレンス電圧ＶＳＳ５は一定であり、リファレンス電圧ＶＤＤ４の値が時間の経過と共に、正弦波形状に変化する様子を示しており、最大測定レンジ１１及び最小測定レンジ１２を示している。

図２のようにリファレンス電圧ＶＤＤ４を周期的に変動させると、リファレンス電圧ＶＳＳ５との電位差、つまり、測定レンジが変化する。ＡＤ変換器２０は、この測定レンジを一定の分解能、例えば１２ビット（２^１２＝４０９６）でデジタル値に置き換えるが、最も電位差が大きい箇所が最大測定レンジ１１であり、最も電位差が小さい箇所が最小測定レンジ１２となる。測定誤差についても測定レンジと共に変化し、ＡＤ変換誤差が±１０％とすると、測定刻みが１Ｖ時の１Ｖの測定結果は、０．９〜１．１Ｖになるのに対し、測定レンジが狭くして測定刻みが０．１Ｖになった時の１Ｖの測定結果は、０．９９〜１．０１Ｖになり測定誤差が小さくなる。

実施の形態１の場合は、アナログ入力信号１に対して使用するべき測定レンジ（この例では図２の測定レンジ１３とする）が予め分かっているものとする。変換結果判定／電圧制御信号生成回路３０は、測定レンジの値については、システムリセット解除等による基準時間（例えば図２の時間ｔ０）からの経過時間より、演算あるいはテーブル参照（テーブルは図示していない）等にて割り出す。つまり、変換結果判定／電圧制御信号生成回路３０は、図２の正弦波（ＶＤＤ４）の形状を知っており、かつ、時間ｔ０が正弦波の最大値であることを知っているので、時間ｔ１の測定レンジ１３を使用する場合は、時間ｔ１のリファレンス電圧ＶＤＤ４を使用する。変換結果判定／電圧制御信号生成回路３０は、時間ｔ１のタイミングでＡＤ変換器２０に制御信号を送信してアナログ入力信号１を変換させる。

以上の述べたＡＤ変換装置１０１は、低い電圧値（アナログ信号）を狭い測定レンジで測定し、高い電圧値を広い測定レンジで測定することにより、測定電圧値が低いほど高い精度で測定が行える。そのため、固定測定レンジでは測定誤差が一定値であるために、低い電圧値を基準に高精度なＡＤ変換器を選択しなくてはならないが、ＡＤ変換装置１０１によれば、解像度の低い安価なＡＤ変換装置を提供できる。また、複数の電圧レンジ用の電源回路を個別に持たずに済むため、実装領域の削減も図ることができる。

実施の形態２．
図３、図４を参照して実施の形態２のＡＤ変換装置１０２を説明する。
図３はＡＤ変換装置１０２の構成図であるが、ＡＤ変換装置１０２は閾値記憶部４０（記憶部）を備え、また変換結果判定／電圧制御信号生成回路３０がデジタル信号記憶部３１を備えた点がＡＤ変換装置１０１と異なる。以下では実施の形態１と異なる部分を説明する。

閾値記憶部４０は分解能の閾値を記憶する。デジタル信号記憶部３１はＡＤ変換器２０が出力したデジタル信号を記憶する。変換結果判定／電圧制御信号生成回路３０は、ＡＤ変換器２０によって変換されたデジタル信号を取り込み、このデジタル信号の分解能が閾値記憶部４０の「分解能の閾値」を満たすかどうか判定する。そして、満たすと判定した場合には、変換結果判定／電圧制御信号生成回路３０は、取り込んだデジタル信号を出力する。実施の形態１では、リファレンス電圧ＶＤＤ４、または、リファレンス電圧ＶＳＳ５の少なくとも一方を動的に変化させ、分解能を高める手段を示した。実施の形態２では、変換結果判定／電圧制御信号生成回路３０は、リファレンス電圧ＶＤＤ４及びリファレンス電圧ＶＳＳ５の両方を変化させ、要求する分解能（閾値）になるまで繰り返すことで、実施の形態１の場合よりも分解能を高めることができる。また閾値記憶部４０に閾値を設定することで自動的に所望の分解能のデジタル信号を得ることができる。
なおＡＤ変換装置１０２では、閾値記憶部４０を設けると共に、変換結果判定／電圧制御信号生成回路３０の内部にデジタル信号記憶部３１を設けたが、閾値やデジタル信号を記憶する記憶部はどこに設けてもよいし、閾値やデジタル信号はどの記憶部に記憶しても構わないし、閾値とデジタル信号とを同じ記憶部に記憶しても構わない。

図４は、ＡＤ変換装置１０２によって、デジタル値が、要求する分解能まで変換される様子を示す。図４において、アナログ入力信号波形２１を、初回の測定レンジ２４、ｎ回目の測定レンジ２５でデジタル信号波形２４−１、２５−１へ変換する様子を示している。
動作は以下の様である。変換結果判定／電圧制御信号生成回路３０は、ＡＤ変換器２０によって変換されたデジタル信号を取り込み、このデジタル信号の分解能が閾値を満たすかどうか判定する。満たさないと判定すると（初回サンプリング２４−１とする）、取り込んだデジタル信号（初回サンプリング２４−１）を破棄する。ＡＤ変換装置１０２は、繰り返しアナログ入力信号波形２１（同じ波形）が入力され、変換結果判定／電圧制御信号生成回路３０は上記動作を繰り返す。変換結果判定／電圧制御信号生成回路３０は、デジタル信号の分解能が閾値を満たす（ｎ回目サンプリング２５−１とする）と判定すると、取り込んだデジタル信号（ｎ回目サンプリング２５−１）を出力する。

このようにアナログ入力信号波形２１を、初回測定レンジ２４で電圧をデジタル値に変換すると、デジタル信号波形２４−１のように諧調の少ない波形となる。測定レンジを狭めていき、要求する分解能に達する、ｎ回目測定レンジ２５まで電圧のデジタル値変換を重ねると、諧調の多いデジタル信号波形２５−１となり、分解能の高いデジタル値を得ることができる。

以上のように構成されたＡＤ変換装置１０２では、アナログ信号から、電圧を解像度の高いデジタル値に変換することができるので、変換回路自体は分解能が低くても構わないため、低価格で回路を構成することができる。また、複数の電圧レンジ用の電源回路を個別に持たずにすむため、実装領域の削減も図ることができる。

実施の形態３．
図５を参照して実施の形態３のＡＤ変換装置１０３を説明する。
図５はＡＤ変換装置１０３の構成図であるが、ＡＤ変換装置１０３は変換結果記憶部５０（記憶部）を備えた点がＡＤ変換装置１０１と異なる。変換結果記憶部５０（記憶部）を備えたことにより分解能を自動設定する機能を追加されるが以下に説明する。以下では実施の形態１と異なる部分を説明する。なお、変換結果記憶部５０は、実施の形態２で述べた分解能の閾値を記憶している。

ＡＤ変換装置１０３では、変換結果判定／電圧制御信号生成回路３０が、分解能の自動決定（測定レンジの自動決定）にあたり、変換結果記憶部５０に記録された変換履歴（ある測定レンジの値）から、最大値以下で最小値以上の範囲で特定の測定レンジを決定し、この測定レンジとなるようにリファレンス電圧生成回路１０を制御してリファレンス電圧ＶＤＤ４、リファレンス電圧ＶＳＳ５を設定する。

動作は以下の様である。変換結果判定／電圧制御信号生成回路３０は、ＡＤ変換器２０によって変換されたデジタル信号を取り込み、このデジタル信号の分解能が変換結果記憶部５０に記憶された閾値を満たすかどうかを判定する。満たさないと判定した場合は取り込んだデジタル信号を破棄する。満たすと判定した場合、変換結果判定／電圧制御信号生成回路３０は、デジタル信号の変換に使用された測定レンジの大きさ（この測定レンジが生成される元となるリファレンス電圧生成回路１０への制御信号の情報）を変換結果記憶部５０に格納すると共に、格納した測定レンジの大きさ（制御信号の情報）に基づいて、リファレンス電圧生成回路１０を制御する。実施の形態３の場合も同一のアナログ入力信号が繰り返し入力されることが前提である。例えば図４の場合を例にとれば、変換結果判定／電圧制御信号生成回路３０はｎ回目サンプリング結果がはじめて閾値を満たす場合に、ｎ回目の測定レンジ（ｎ回目の測定レンジの生成の元になるリファレンス電圧生成回路１０への制御信号）を変換履歴として変換結果記憶部５０に格納し、以降は、ｎ回目の測定レンジが生成されるようにリファレンス電圧生成回路１０を制御する。

このように構成されたＡＤ変換装置１０３では、アナログ信号の変化幅から、自動的に解像度を設定することができ、分解能、測定レンジを事前に把握していなくても効率よく、解像度の高い変換結果を得ることができる。

実施の形態４．
図６を参照して実施の形態６を説明する。実施の形態１〜３で示した分解能を高めた測定においては、ノイズの影響が大きくなり、測定精度を下げる原因となってしまうことがある。実施の形態４では、ノイズフィルター回路を加えることで、ノイズによる測定精度の低下を低減する。
図６は実施の形態４のＡＤ変換装置１０４の構成図であるが、ＡＤ変換装置１０４はアナログ信号ノイズフィルター回路６０を備えた点が、ＡＤ変換装置１０１と異なる。以下では実施の形態１と異なる部分を説明する。

アナログ信号ノイズフィルター回路６０はアナログ入力信号１からノイズを除去する。ＡＤ変換器２０の手前にアナログ信号ノイズフィルター回路６０を挿入することで、ノイズが除去、低減されたアナログ入力信号１がＡＤ変換器２０に渡される。このように構成されたＡＤ変換装置１０４では、アナログ信号のノイズが除去、低減された状態でデジタル変換を行うことができるので、変換精度を落とさずに変換結果を得ることができる。

また、図６では、フィルター回路をアナログ入力信号１に対して追加したが、電源に対するフィルター回路の追加や、ノイズの影響のあった測定結果に対して、後段でＳ／Ｗ処理で値を除外する等のフィルター機能を持たせることでも良く、同様の測定精度向上の効果を奏する。つまり、ＡＤ変換器２０によって変換されたデジタル信号からノイズを除去するデジタル信号ノイズフィルター回路を備えてもよいし、リファレンス電圧生成回路１０が生成した測定レンジの電圧からノイズを除去する基準電圧ノイズフィルター回路を備えてもよい。ＡＤ変換装置１０４は、これら３つのフィルター回路の少なくともいずれかを備える。

以上、実施の形態１〜４を説明したが、これらの実施の形態のうち、２つ以上を組み合わせて実施しても構わない。あるいは、これらの実施の形態のうち、１つを部分的に実施しても構わない。あるいは、これらの実施の形態のうち、２つ以上を部分的に組み合わせて実施しても構わない。なお、本発明はこれらの実施の形態に限定されるものではなく、必要に応じて種々の変形が可能である。

４リファレンス電圧ＶＤＤ、５リファレンス電圧ＶＳＳ、１０リファレンス電圧生成回路、２０ＡＤ変換器、３０変換結果判定／電圧制御信号生成回路、３１デジタル信号記憶部、４０閾値記憶部、５０変換結果記憶部、６０アナログ信号ノイズフィルター回路、１０１，１０２，１０３，１０４ＡＤ変換装置。

Claims

基準電圧を生成する基準電圧生成部と、
前記基準電圧を使用することにより、アナログ信号をデジタル信号に変換するアナログデジタル変換器と、
前記基準電圧生成部への制御によって、前記基準電圧の大きさを時間の経過と共に変化させる基準電圧制御部と
を備えたことを特徴とするアナログデジタル変換装置。
前記アナログデジタル変換装置は、さらに、
分解能の閾値を記憶する記憶部を備え、
前記基準電圧制御部は、
前記アナログデジタル変換器によって変換されたデジタル信号を取り込み、取り込んだ前記デジタル信号の分解能が前記記憶部に記憶された前記閾値を満たすかどうかを判定し、満たすと判定した場合に、取り込んだデジタル信号を出力することを特徴とする請求項１記載のアナログデジタル変換装置。
前記アナログデジタル変換装置は、さらに、
分解能の閾値を記憶する記憶部を備え、
前記基準電圧制御部は、
前記アナログデジタル変換器によって変換されたデジタル信号を取り込み、取り込んだ前記デジタル信号の分解能が前記記憶部に記憶された前記閾値を満たすかどうかを判定し、満たすと判定した場合に、デジタル信号の変換に使用された前記基準電圧の大きさを示す情報を前記記憶部に格納すると共に、前記記憶部に格納した前記基準電圧の大きさを示す情報に基づいて、前記基準電圧生成部を制御することを特徴とする請求項１記載のアナログデジタル変換装置。
前記アナログデジタル変換装置は、さらに、
アナログ信号からノイズを除去するアナログ信号ノイズフィルター回路と、
アナログ信号から前記アナログデジタル変換器によって変換されたデジタル信号からノイズを除去するデジタル信号ノイズフィルター回路と、
前記基準電圧生成部が生成した前記基準電圧からノイズを除去する基準電圧ノイズフィルター回路とのうち少なくともいずれかの回路を備えたことを特徴とする請求項１〜３のいずれか１項に記載のアナログデジタル変換装置。
前記基準電圧生成部は、
電源電圧ＶＤＤとアース電圧ＶＳＳとを生成すると共に、電源電圧ＶＤＤとアース電圧ＶＳＳとの電位差を前記基準電圧として、前記アナログデジタル変換器に供給し、
前記基準電圧制御部は、
前記電源電圧ＶＤＤの大きさと、前記アース電圧ＶＳＳの大きさとのうち、少なくともいずれかを時間の経過と共に変化させることで、前記基準電圧の大きさを時間の経過と共に変化させることを特徴とする請求項１〜４のいずれか１項に記載のアナログデジタル変換装置。