JP2003318733A - Ａ／ｄ変換器 - Google Patents
Ａ／ｄ変換器Info
- Publication number
- JP2003318733A JP2003318733A JP2002124722A JP2002124722A JP2003318733A JP 2003318733 A JP2003318733 A JP 2003318733A JP 2002124722 A JP2002124722 A JP 2002124722A JP 2002124722 A JP2002124722 A JP 2002124722A JP 2003318733 A JP2003318733 A JP 2003318733A
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- signal
- noise
- control circuit
- conversion result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0845—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of power supply variations, e.g. ripple
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 回路規模をそれほど大きくすることなく、Ａ
／Ｄ変換基準電圧にノイズが発生しても信頼性のあるＡ
／Ｄ変換データが得られるＡ／Ｄ変換器を得る。 【解決手段】 Ａ／Ｄ変換基準電圧Ｖｒｅｆにノイズを
検出した場合にノイズ検出信号１４を発生するノイズ検
出回路１１と、ノイズ検出信号１４に応じてビットシフ
ト信号１６を発生するＡ／Ｄ動作制御回路１５と、ビッ
トシフト信号１６に応じてノイズの影響を受けているＡ
／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変
換結果ビットを保持し、その捨てられたＡ／Ｄ変換結果
ビットからＡ／Ｄ変換を再開するＡ／Ｄ変換モジュール
１７とを備えた。
／Ｄ変換基準電圧にノイズが発生しても信頼性のあるＡ
／Ｄ変換データが得られるＡ／Ｄ変換器を得る。 【解決手段】 Ａ／Ｄ変換基準電圧Ｖｒｅｆにノイズを
検出した場合にノイズ検出信号１４を発生するノイズ検
出回路１１と、ノイズ検出信号１４に応じてビットシフ
ト信号１６を発生するＡ／Ｄ動作制御回路１５と、ビッ
トシフト信号１６に応じてノイズの影響を受けているＡ
／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変
換結果ビットを保持し、その捨てられたＡ／Ｄ変換結果
ビットからＡ／Ｄ変換を再開するＡ／Ｄ変換モジュール
１７とを備えた。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置にお
けるノイズ除去機能付きのＡ／Ｄ変換器に関するもので
ある。
けるノイズ除去機能付きのＡ／Ｄ変換器に関するもので
ある。
【０００２】
【従来の技術】図１０は従来のＡ／Ｄ変換器を示す構成
図であり、図において、１はＡ／Ｄ変換基準電圧Ｖｒｅ
ｆ、２はそのＡ／Ｄ変換基準電圧Ｖｒｅｆ１のノイズを
除去するノイズフィルタモジュール、３はＡ／Ｄ変換基
準電圧Ｖｒｅｆ１に基づいてアナログ入力Ａｉｎをディ
ジタル出力に変換するＡ／Ｄ変換モジュール、４はその
Ａ／Ｄ変換モジュール３を制御するＡ／Ｄ制御回路であ
る。図１１はＡ／Ｄ変換器のＡ／Ｄ変換基準電圧の設定
を示す説明図である。
図であり、図において、１はＡ／Ｄ変換基準電圧Ｖｒｅ
ｆ、２はそのＡ／Ｄ変換基準電圧Ｖｒｅｆ１のノイズを
除去するノイズフィルタモジュール、３はＡ／Ｄ変換基
準電圧Ｖｒｅｆ１に基づいてアナログ入力Ａｉｎをディ
ジタル出力に変換するＡ／Ｄ変換モジュール、４はその
Ａ／Ｄ変換モジュール３を制御するＡ／Ｄ制御回路であ
る。図１１はＡ／Ｄ変換器のＡ／Ｄ変換基準電圧の設定
を示す説明図である。
【０００３】次に動作について説明する。図１０におい
て、ノイズフィルタモジュール２は、Ａ／Ｄ変換基準電
圧Ｖｒｅｆ１のノイズを除去し、Ａ／Ｄ変換モジュール
３に供給する。図１１（ａ）はＡ／Ｄ変換基準電圧Ｖｒ
ｅｆ１と、Ａ／Ｄ変換モジュール３内の基準電圧ＶＲＥ
Ｆの関係式を、図１１（ｂ）はＡ／Ｄ変換中のＡ／Ｄ変
換モジュール３内のＡ／Ｄ変換レジスタの変化を示した
ものである。Ａ／Ｄ変換が開始されると、Ａ／Ｄ変換レ
ジスタは“０・・・０”になる。次に、Ａ／Ｄ変換レジ
スタの最上位ビットが“１”になり、Ａ／Ｄ変換基準電
圧Ｖｒｅｆ１がＡ／Ｄ変換モジュール３内のコンパレー
タに入力され、ここで、Ａ／Ｄ変換基準電圧Ｖｒｅｆ１
とアナログ入力Ａｉｎとが比較される。比較の結果、Ｖ
ｒｅｆ＜Ａｉｎならば、Ａ／Ｄ変換レジスタの最上位ビ
ットを“１”の状態で保持し、Ｖｒｅｆ＞Ａｉｎなら
ば、Ａ／Ｄ変換レジスタの最上位ビットを“０”にす
る。Ａ／Ｄ変換モジュール３では、以上の動作をＡ／Ｄ
変換レジスタの最下位ビットまで行うことによって、ア
ナログ入力Ａｉｎをディジタルに変換した値をＡ／Ｄ変
換レジスタに格納する。
て、ノイズフィルタモジュール２は、Ａ／Ｄ変換基準電
圧Ｖｒｅｆ１のノイズを除去し、Ａ／Ｄ変換モジュール
３に供給する。図１１（ａ）はＡ／Ｄ変換基準電圧Ｖｒ
ｅｆ１と、Ａ／Ｄ変換モジュール３内の基準電圧ＶＲＥ
Ｆの関係式を、図１１（ｂ）はＡ／Ｄ変換中のＡ／Ｄ変
換モジュール３内のＡ／Ｄ変換レジスタの変化を示した
ものである。Ａ／Ｄ変換が開始されると、Ａ／Ｄ変換レ
ジスタは“０・・・０”になる。次に、Ａ／Ｄ変換レジ
スタの最上位ビットが“１”になり、Ａ／Ｄ変換基準電
圧Ｖｒｅｆ１がＡ／Ｄ変換モジュール３内のコンパレー
タに入力され、ここで、Ａ／Ｄ変換基準電圧Ｖｒｅｆ１
とアナログ入力Ａｉｎとが比較される。比較の結果、Ｖ
ｒｅｆ＜Ａｉｎならば、Ａ／Ｄ変換レジスタの最上位ビ
ットを“１”の状態で保持し、Ｖｒｅｆ＞Ａｉｎなら
ば、Ａ／Ｄ変換レジスタの最上位ビットを“０”にす
る。Ａ／Ｄ変換モジュール３では、以上の動作をＡ／Ｄ
変換レジスタの最下位ビットまで行うことによって、ア
ナログ入力Ａｉｎをディジタルに変換した値をＡ／Ｄ変
換レジスタに格納する。
【０００４】
【発明が解決しようとする課題】従来のＡ／Ｄ変換器は
以上のように構成されているので、Ａ／Ｄ変換基準電圧
Ｖｒｅｆ１にノイズが発生した場合には、正確なＡ／Ｄ
変換データが得られなくなるので、ノイズフィルタモジ
ュール２を設けることによって、Ａ／Ｄ変換基準電圧Ｖ
ｒｅｆ１からノイズを除去し、そのノイズを除去したＡ
／Ｄ変換基準電圧Ｖｒｅｆ１をＡ／Ｄ変換モジュール３
に供給している。しかしながら、Ａ／Ｄ変換基準電圧Ｖ
ｒｅｆ１にノイズフィルタモジュール２では除去しきれ
ないノイズが発生した場合には、正確なＡ／Ｄ変換デー
タが得られなくなってしまう課題があった。また、ノイ
ズフィルタモジュール２を設けることで回路規模が大き
くなってしまう課題があった。
以上のように構成されているので、Ａ／Ｄ変換基準電圧
Ｖｒｅｆ１にノイズが発生した場合には、正確なＡ／Ｄ
変換データが得られなくなるので、ノイズフィルタモジ
ュール２を設けることによって、Ａ／Ｄ変換基準電圧Ｖ
ｒｅｆ１からノイズを除去し、そのノイズを除去したＡ
／Ｄ変換基準電圧Ｖｒｅｆ１をＡ／Ｄ変換モジュール３
に供給している。しかしながら、Ａ／Ｄ変換基準電圧Ｖ
ｒｅｆ１にノイズフィルタモジュール２では除去しきれ
ないノイズが発生した場合には、正確なＡ／Ｄ変換デー
タが得られなくなってしまう課題があった。また、ノイ
ズフィルタモジュール２を設けることで回路規模が大き
くなってしまう課題があった。
【０００５】この発明は上記のような課題を解決するた
めになされたもので、回路規模をそれほど大きくするこ
となく、Ａ／Ｄ変換基準電圧にノイズが発生しても信頼
性のあるＡ／Ｄ変換データが得られるＡ／Ｄ変換器を得
ることを目的とする。
めになされたもので、回路規模をそれほど大きくするこ
となく、Ａ／Ｄ変換基準電圧にノイズが発生しても信頼
性のあるＡ／Ｄ変換データが得られるＡ／Ｄ変換器を得
ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係るＡ／Ｄ変
換器は、Ａ／Ｄ変換基準電圧にノイズを検出した場合に
ノイズ検出信号を発生するノイズ検出回路と、ノイズ検
出信号に応じてビットシフト信号を発生するＡ／Ｄ動作
制御回路と、ビットシフト信号に応じてノイズの影響を
受けているＡ／Ｄ変換結果ビットを捨てると共にその残
りのＡ／Ｄ変換結果ビットを保持し、その捨てられたＡ
／Ｄ変換結果ビットからＡ／Ｄ変換を再開するＡ／Ｄ変
換モジュールとを備えたものである。
換器は、Ａ／Ｄ変換基準電圧にノイズを検出した場合に
ノイズ検出信号を発生するノイズ検出回路と、ノイズ検
出信号に応じてビットシフト信号を発生するＡ／Ｄ動作
制御回路と、ビットシフト信号に応じてノイズの影響を
受けているＡ／Ｄ変換結果ビットを捨てると共にその残
りのＡ／Ｄ変換結果ビットを保持し、その捨てられたＡ
／Ｄ変換結果ビットからＡ／Ｄ変換を再開するＡ／Ｄ変
換モジュールとを備えたものである。
【０００７】この発明に係るＡ／Ｄ変換器は、汎用カウ
ンタを備え、Ａ／Ｄ動作制御回路は、ノイズ検出信号に
応じてスタート信号を発生すると共に、そのスタート信
号の発生から汎用カウンタからのエンド信号の受信まで
の間に有意なＡ／Ｄストップ＿ビットシフト信号を発生
し、汎用カウンタは、スタート信号に応じて一定時間の
カウントを開始し、カウント終了後にエンド信号を発生
し、Ａ／Ｄ変換モジュールは、有意なＡ／Ｄストップ＿
ビットシフト信号に応じてノイズの影響を受けているＡ
／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変
換結果ビットを保持し、そのＡ／Ｄ動作制御回路からの
無意なＡ／Ｄストップ＿ビットシフト信号に応じてその
捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開
するようにしたものである。
ンタを備え、Ａ／Ｄ動作制御回路は、ノイズ検出信号に
応じてスタート信号を発生すると共に、そのスタート信
号の発生から汎用カウンタからのエンド信号の受信まで
の間に有意なＡ／Ｄストップ＿ビットシフト信号を発生
し、汎用カウンタは、スタート信号に応じて一定時間の
カウントを開始し、カウント終了後にエンド信号を発生
し、Ａ／Ｄ変換モジュールは、有意なＡ／Ｄストップ＿
ビットシフト信号に応じてノイズの影響を受けているＡ
／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変
換結果ビットを保持し、そのＡ／Ｄ動作制御回路からの
無意なＡ／Ｄストップ＿ビットシフト信号に応じてその
捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開
するようにしたものである。
【０００８】この発明に係るＡ／Ｄ変換器は、ＣＰＵを
備え、Ａ／Ｄ動作制御回路は、ノイズ検出信号に応じて
スタート信号を発生すると共に、そのスタート信号の発
生からＣＰＵからのエンド信号の受信までの間に有意な
Ａ／Ｄストップ＿ビットシフト信号を発生し、ＣＰＵ
は、スタート信号に応じて一定時間のカウントを開始
し、カウント終了後にエンド信号を発生し、Ａ／Ｄ変換
モジュールは、有意なＡ／Ｄストップ＿ビットシフト信
号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビ
ットを捨てると共にその残りのＡ／Ｄ変換結果ビットを
保持し、そのＡ／Ｄ動作制御回路からの無意なＡ／Ｄス
トップ＿ビットシフト信号に応じてその捨てられたＡ／
Ｄ変換結果ビットからＡ／Ｄ変換を再開するようにした
ものである。
備え、Ａ／Ｄ動作制御回路は、ノイズ検出信号に応じて
スタート信号を発生すると共に、そのスタート信号の発
生からＣＰＵからのエンド信号の受信までの間に有意な
Ａ／Ｄストップ＿ビットシフト信号を発生し、ＣＰＵ
は、スタート信号に応じて一定時間のカウントを開始
し、カウント終了後にエンド信号を発生し、Ａ／Ｄ変換
モジュールは、有意なＡ／Ｄストップ＿ビットシフト信
号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビ
ットを捨てると共にその残りのＡ／Ｄ変換結果ビットを
保持し、そのＡ／Ｄ動作制御回路からの無意なＡ／Ｄス
トップ＿ビットシフト信号に応じてその捨てられたＡ／
Ｄ変換結果ビットからＡ／Ｄ変換を再開するようにした
ものである。
【０００９】この発明に係るＡ／Ｄ変換器は、Ａ／Ｄ変
換基準電圧にノイズを検出した場合にノイズ検出信号を
発生するノイズ検出回路と、Ａ／Ｄ変換基準電圧に基づ
いてＡ／Ｄ変換し、Ａ／Ｄ変換結果データを出力するＡ
／Ｄ変換モジュールと、ノイズ検出信号およびＡ／Ｄ変
換結果データに応じて、ノイズの影響を受けたＡ／Ｄ変
換結果ビットを判定し、Ａ／Ｄ変換結果データと共にそ
の信頼度情報を出力するＡ／Ｄ動作制御回路とを備えた
ものである。
換基準電圧にノイズを検出した場合にノイズ検出信号を
発生するノイズ検出回路と、Ａ／Ｄ変換基準電圧に基づ
いてＡ／Ｄ変換し、Ａ／Ｄ変換結果データを出力するＡ
／Ｄ変換モジュールと、ノイズ検出信号およびＡ／Ｄ変
換結果データに応じて、ノイズの影響を受けたＡ／Ｄ変
換結果ビットを判定し、Ａ／Ｄ変換結果データと共にそ
の信頼度情報を出力するＡ／Ｄ動作制御回路とを備えた
ものである。
【００１０】この発明に係るＡ／Ｄ変換器は、ＵＳＢ通
信の発生を検出した場合にエッジ検出信号を発生するエ
ッジ検出回路と、エッジ検出信号に応じてビットシフト
信号を発生するＡ／Ｄ動作制御回路と、ＵＳＢ通信され
たＡ／Ｄ変換基準電圧に基づいてＡ／Ｄ変換し、ビット
シフト信号に応じてノイズの影響を受けているＡ／Ｄ変
換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果
ビットを保持し、その捨てられたＡ／Ｄ変換結果ビット
からＡ／Ｄ変換を再開するＡ／Ｄ変換モジュールとを備
えたものである。
信の発生を検出した場合にエッジ検出信号を発生するエ
ッジ検出回路と、エッジ検出信号に応じてビットシフト
信号を発生するＡ／Ｄ動作制御回路と、ＵＳＢ通信され
たＡ／Ｄ変換基準電圧に基づいてＡ／Ｄ変換し、ビット
シフト信号に応じてノイズの影響を受けているＡ／Ｄ変
換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果
ビットを保持し、その捨てられたＡ／Ｄ変換結果ビット
からＡ／Ｄ変換を再開するＡ／Ｄ変換モジュールとを備
えたものである。
【００１１】この発明に係るＡ／Ｄ変換器は、汎用カウ
ンタを備え、Ａ／Ｄ動作制御回路は、エッジ検出信号に
応じてスタート信号を発生すると共に、そのスタート信
号の発生から汎用カウンタからのエンド信号の受信まで
の間に有意なＡ／Ｄストップ＿ビットシフト信号を発生
し、汎用カウンタは、スタート信号に応じて一定時間の
カウントを開始し、カウント終了後にエンド信号を発生
し、Ａ／Ｄ変換モジュールは、有意なＡ／Ｄストップ＿
ビットシフト信号に応じてノイズの影響を受けているＡ
／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変
換結果ビットを保持し、そのＡ／Ｄ動作制御回路からの
無意なＡ／Ｄストップ＿ビットシフト信号に応じてその
捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開
するようにしたものである。
ンタを備え、Ａ／Ｄ動作制御回路は、エッジ検出信号に
応じてスタート信号を発生すると共に、そのスタート信
号の発生から汎用カウンタからのエンド信号の受信まで
の間に有意なＡ／Ｄストップ＿ビットシフト信号を発生
し、汎用カウンタは、スタート信号に応じて一定時間の
カウントを開始し、カウント終了後にエンド信号を発生
し、Ａ／Ｄ変換モジュールは、有意なＡ／Ｄストップ＿
ビットシフト信号に応じてノイズの影響を受けているＡ
／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変
換結果ビットを保持し、そのＡ／Ｄ動作制御回路からの
無意なＡ／Ｄストップ＿ビットシフト信号に応じてその
捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開
するようにしたものである。
【００１２】この発明に係るＡ／Ｄ変換器は、ＣＰＵを
備え、Ａ／Ｄ動作制御回路は、エッジ検出信号に応じて
スタート信号を発生すると共に、そのスタート信号の発
生からＣＰＵからのエンド信号の受信までの間に有意な
Ａ／Ｄストップ＿ビットシフト信号を発生し、ＣＰＵ
は、スタート信号に応じて一定時間のカウントを開始
し、カウント終了後にエンド信号を発生し、Ａ／Ｄ変換
モジュールは、有意なＡ／Ｄストップ＿ビットシフト信
号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビ
ットを捨てると共にその残りのＡ／Ｄ変換結果ビットを
保持し、そのＡ／Ｄ動作制御回路からの無意なＡ／Ｄス
トップ＿ビットシフト信号に応じてその捨てられたＡ／
Ｄ変換結果ビットからＡ／Ｄ変換を再開するようにした
ものである。
備え、Ａ／Ｄ動作制御回路は、エッジ検出信号に応じて
スタート信号を発生すると共に、そのスタート信号の発
生からＣＰＵからのエンド信号の受信までの間に有意な
Ａ／Ｄストップ＿ビットシフト信号を発生し、ＣＰＵ
は、スタート信号に応じて一定時間のカウントを開始
し、カウント終了後にエンド信号を発生し、Ａ／Ｄ変換
モジュールは、有意なＡ／Ｄストップ＿ビットシフト信
号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビ
ットを捨てると共にその残りのＡ／Ｄ変換結果ビットを
保持し、そのＡ／Ｄ動作制御回路からの無意なＡ／Ｄス
トップ＿ビットシフト信号に応じてその捨てられたＡ／
Ｄ変換結果ビットからＡ／Ｄ変換を再開するようにした
ものである。
【００１３】この発明に係るＡ／Ｄ変換器は、ＵＳＢ通
信信号のエッジを検出し、ＵＳＢ通信の発生を検出した
場合にエッジ検出信号を発生するエッジ検出回路と、Ｕ
ＳＢ通信されたＡ／Ｄ変換基準電圧に基づいてＡ／Ｄ変
換し、Ａ／Ｄ変換結果データを出力するＡ／Ｄ変換モジ
ュールと、エッジ検出信号およびＡ／Ｄ変換結果データ
に応じて、ノイズの影響を受けたＡ／Ｄ変換結果ビット
を判定し、Ａ／Ｄ変換結果データと共にその信頼度情報
を出力するＡ／Ｄ動作制御回路とを備えたものである。
信信号のエッジを検出し、ＵＳＢ通信の発生を検出した
場合にエッジ検出信号を発生するエッジ検出回路と、Ｕ
ＳＢ通信されたＡ／Ｄ変換基準電圧に基づいてＡ／Ｄ変
換し、Ａ／Ｄ変換結果データを出力するＡ／Ｄ変換モジ
ュールと、エッジ検出信号およびＡ／Ｄ変換結果データ
に応じて、ノイズの影響を受けたＡ／Ｄ変換結果ビット
を判定し、Ａ／Ｄ変換結果データと共にその信頼度情報
を出力するＡ／Ｄ動作制御回路とを備えたものである。
【００１４】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるＡ
／Ｄ変換器を示す構成図であり、図において、１はＡ／
Ｄ変換基準電圧Ｖｒｅｆである。１１はＡ／Ｄ変換基準
電圧Ｖｒｅｆ１にノイズを検出した場合にノイズ検出信
号１４を発生するノイズ検出回路であり、定電圧源１２
およびコンパレータ１３からなる。１５はＳＲフリップ
フロップ等から構成され、ノイズ検出回路１１からのノ
イズ検出信号１４に応じてビットシフト信号１６を発生
するＡ／Ｄ動作制御回路である。１７はＡ／Ｄ変換基準
電圧Ｖｒｅｆ１に基づいてアナログ入力Ａｉｎをディジ
タル出力に変換するＡ／Ｄ変換モジュール、１８はＡ／
Ｄ動作制御回路１５からのビットシフト信号１６に応じ
てノイズの影響を受けているＡ／Ｄ変換結果ビットを捨
てると共にその残りのＡ／Ｄ変換結果ビットを保持し、
その捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を
再開するＡ／Ｄ制御回路である。
説明する。 実施の形態１．図１はこの発明の実施の形態１によるＡ
／Ｄ変換器を示す構成図であり、図において、１はＡ／
Ｄ変換基準電圧Ｖｒｅｆである。１１はＡ／Ｄ変換基準
電圧Ｖｒｅｆ１にノイズを検出した場合にノイズ検出信
号１４を発生するノイズ検出回路であり、定電圧源１２
およびコンパレータ１３からなる。１５はＳＲフリップ
フロップ等から構成され、ノイズ検出回路１１からのノ
イズ検出信号１４に応じてビットシフト信号１６を発生
するＡ／Ｄ動作制御回路である。１７はＡ／Ｄ変換基準
電圧Ｖｒｅｆ１に基づいてアナログ入力Ａｉｎをディジ
タル出力に変換するＡ／Ｄ変換モジュール、１８はＡ／
Ｄ動作制御回路１５からのビットシフト信号１６に応じ
てノイズの影響を受けているＡ／Ｄ変換結果ビットを捨
てると共にその残りのＡ／Ｄ変換結果ビットを保持し、
その捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を
再開するＡ／Ｄ制御回路である。
【００１５】次に動作について説明する。図１におい
て、Ａ／Ｄ変換基準電圧Ｖｒｅｆ１にノイズが発生した
場合に、ノイズ検出回路１１がそのノイズを検出し、ノ
イズ検出信号１４をＡ／Ｄ動作制御回路１５に発生す
る。Ａ／Ｄ動作制御回路１５では、ノイズ検出信号１４
に応じてＳＲフリップフロップ等を利用してノイズの影
響を受けたＡ／Ｄ変換結果ビットを削除させるビットシ
フト信号１６を発生する。Ａ／Ｄ変換モジュール１７で
は、Ａ／Ｄ変換基準電圧Ｖｒｅｆ１に基づいてアナログ
入力ＡｉｎをＡ／Ｄ変換しているが、Ａ／Ｄ制御回路１
８では、Ａ／Ｄ動作制御回路１５からのビットシフト信
号１６に応じてノイズの影響を受けているＡ／Ｄ変換結
果ビットを捨てる。そして、その残りのＡ／Ｄ変換結果
ビットを保持し、その捨てられたＡ／Ｄ変換結果ビット
からＡ／Ｄ変換を再開する。
て、Ａ／Ｄ変換基準電圧Ｖｒｅｆ１にノイズが発生した
場合に、ノイズ検出回路１１がそのノイズを検出し、ノ
イズ検出信号１４をＡ／Ｄ動作制御回路１５に発生す
る。Ａ／Ｄ動作制御回路１５では、ノイズ検出信号１４
に応じてＳＲフリップフロップ等を利用してノイズの影
響を受けたＡ／Ｄ変換結果ビットを削除させるビットシ
フト信号１６を発生する。Ａ／Ｄ変換モジュール１７で
は、Ａ／Ｄ変換基準電圧Ｖｒｅｆ１に基づいてアナログ
入力ＡｉｎをＡ／Ｄ変換しているが、Ａ／Ｄ制御回路１
８では、Ａ／Ｄ動作制御回路１５からのビットシフト信
号１６に応じてノイズの影響を受けているＡ／Ｄ変換結
果ビットを捨てる。そして、その残りのＡ／Ｄ変換結果
ビットを保持し、その捨てられたＡ／Ｄ変換結果ビット
からＡ／Ｄ変換を再開する。
【００１６】以上のように、この実施の形態１によれ
ば、突発的に発生したノイズに影響されたＡ／Ｄ変換結
果ビットを捨てることで、Ａ／Ｄ変換データの信頼性を
向上させることができる。また、汎用カウンタが不必要
であり、Ａ／Ｄ変換を中断させないことで、より単純な
動作によりＡ／Ｄ変換を行うことができる。さらに、ノ
イズ検出回路１１およびＡ／Ｄ動作制御回路１５という
簡単な回路により、回路規模を増大することなく、Ａ／
Ｄ変換データの信頼性を向上させることができる。
ば、突発的に発生したノイズに影響されたＡ／Ｄ変換結
果ビットを捨てることで、Ａ／Ｄ変換データの信頼性を
向上させることができる。また、汎用カウンタが不必要
であり、Ａ／Ｄ変換を中断させないことで、より単純な
動作によりＡ／Ｄ変換を行うことができる。さらに、ノ
イズ検出回路１１およびＡ／Ｄ動作制御回路１５という
簡単な回路により、回路規模を増大することなく、Ａ／
Ｄ変換データの信頼性を向上させることができる。
【００１７】実施の形態２．図２はこの発明の実施の形
態２によるＡ／Ｄ変換器を示す構成図であり、図におい
て、２１はＳＲフリップフロップ等から構成され、ノイ
ズ検出回路１１からのノイズ検出信号１４に応じてスタ
ート信号２２を発生すると共に、そのスタート信号２２
の発生から汎用カウンタ２３からのエンド信号２４の受
信までの間に有意なＡ／Ｄストップ＿ビットシフト信号
２５を発生するＡ／Ｄ動作制御回路である。２３はＡ／
Ｄ動作制御回路２１からのスタート信号２２に応じて一
定時間のカウントを開始し、カウント終了後にエンド信
号２４を発生する汎用カウンタである。２６はＡ／Ｄ動
作制御回路２１からの有意なＡ／Ｄストップ＿ビットシ
フト信号２５に応じてノイズの影響を受けているＡ／Ｄ
変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結
果ビットを保持し、そのＡ／Ｄ動作制御回路２１からの
無意なＡ／Ｄストップ＿ビットシフト信号２５に応じて
その捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を
再開するＡ／Ｄ制御回路である。その他の構成について
は図１と同一である。
態２によるＡ／Ｄ変換器を示す構成図であり、図におい
て、２１はＳＲフリップフロップ等から構成され、ノイ
ズ検出回路１１からのノイズ検出信号１４に応じてスタ
ート信号２２を発生すると共に、そのスタート信号２２
の発生から汎用カウンタ２３からのエンド信号２４の受
信までの間に有意なＡ／Ｄストップ＿ビットシフト信号
２５を発生するＡ／Ｄ動作制御回路である。２３はＡ／
Ｄ動作制御回路２１からのスタート信号２２に応じて一
定時間のカウントを開始し、カウント終了後にエンド信
号２４を発生する汎用カウンタである。２６はＡ／Ｄ動
作制御回路２１からの有意なＡ／Ｄストップ＿ビットシ
フト信号２５に応じてノイズの影響を受けているＡ／Ｄ
変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結
果ビットを保持し、そのＡ／Ｄ動作制御回路２１からの
無意なＡ／Ｄストップ＿ビットシフト信号２５に応じて
その捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を
再開するＡ／Ｄ制御回路である。その他の構成について
は図１と同一である。
【００１８】次に動作について説明する。図２におい
て、Ａ／Ｄ動作制御回路２１では、ノイズ検出信号１４
に応じてＳＲフリップフロップ等を利用して、Ａ／Ｄ変
換を中断させると共にノイズの影響を受けたＡ／Ｄ変換
結果ビットを削除させる有意なＡ／Ｄストップ＿ビット
シフト信号２５をＡ／Ｄ制御回路２６に発生する。ま
た、スタート信号２２を汎用カウンタ２３に発生する。
Ａ／Ｄ変換モジュール１７では、Ａ／Ｄ変換基準電圧Ｖ
ｒｅｆ１に基づいてアナログ入力ＡｉｎをＡ／Ｄ変換し
ているが、Ａ／Ｄ制御回路２６では、Ａ／Ｄ動作制御回
路２１からの有意なＡ／Ｄストップ＿ビットシフト信号
２５に応じてノイズの影響を受けているＡ／Ｄ変換結果
ビットを捨てる。そして、その残りのＡ／Ｄ変換結果ビ
ットを保持する。一方、汎用カウンタ２３では、スター
ト信号２２に応じて一定時間のカウントを開始し、カウ
ント終了後にエンド信号２４をＡ／Ｄ動作制御回路２１
に発生する。ここで、汎用カウンタ２３での一定時間
は、ノイズのパルス幅等を考慮して、ノイズによるＡ／
Ｄ変換への影響を回避できる時間に設定されている。Ａ
／Ｄ動作制御回路２１では、エンド信号２４の入力に応
じて、ノイズ検出信号１４がノイズ検出回路１１から発
生されていないことを確認後、Ａ／Ｄストップ＿ビット
シフト信号２５を有意から無意に変更してＡ／Ｄ制御回
路２６に供給する。Ａ／Ｄ制御回路２６では、その無意
のＡ／Ｄストップ＿ビットシフト信号２５により、捨て
られたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開す
る。
て、Ａ／Ｄ動作制御回路２１では、ノイズ検出信号１４
に応じてＳＲフリップフロップ等を利用して、Ａ／Ｄ変
換を中断させると共にノイズの影響を受けたＡ／Ｄ変換
結果ビットを削除させる有意なＡ／Ｄストップ＿ビット
シフト信号２５をＡ／Ｄ制御回路２６に発生する。ま
た、スタート信号２２を汎用カウンタ２３に発生する。
Ａ／Ｄ変換モジュール１７では、Ａ／Ｄ変換基準電圧Ｖ
ｒｅｆ１に基づいてアナログ入力ＡｉｎをＡ／Ｄ変換し
ているが、Ａ／Ｄ制御回路２６では、Ａ／Ｄ動作制御回
路２１からの有意なＡ／Ｄストップ＿ビットシフト信号
２５に応じてノイズの影響を受けているＡ／Ｄ変換結果
ビットを捨てる。そして、その残りのＡ／Ｄ変換結果ビ
ットを保持する。一方、汎用カウンタ２３では、スター
ト信号２２に応じて一定時間のカウントを開始し、カウ
ント終了後にエンド信号２４をＡ／Ｄ動作制御回路２１
に発生する。ここで、汎用カウンタ２３での一定時間
は、ノイズのパルス幅等を考慮して、ノイズによるＡ／
Ｄ変換への影響を回避できる時間に設定されている。Ａ
／Ｄ動作制御回路２１では、エンド信号２４の入力に応
じて、ノイズ検出信号１４がノイズ検出回路１１から発
生されていないことを確認後、Ａ／Ｄストップ＿ビット
シフト信号２５を有意から無意に変更してＡ／Ｄ制御回
路２６に供給する。Ａ／Ｄ制御回路２６では、その無意
のＡ／Ｄストップ＿ビットシフト信号２５により、捨て
られたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開す
る。
【００１９】以上のように、この実施の形態２によれ
ば、突発的に発生したノイズに影響されたＡ／Ｄ変換結
果ビットを捨てることで、Ａ／Ｄ変換データの信頼性を
向上させることができる。また、Ａ／Ｄ変換モジュール
１７では、ノイズが検出されてから汎用カウンタ２３に
よる一定時間だけ、Ａ／Ｄ変換を停止するので、ノイズ
によるＡ／Ｄ変換データへの影響を防止することができ
る。
ば、突発的に発生したノイズに影響されたＡ／Ｄ変換結
果ビットを捨てることで、Ａ／Ｄ変換データの信頼性を
向上させることができる。また、Ａ／Ｄ変換モジュール
１７では、ノイズが検出されてから汎用カウンタ２３に
よる一定時間だけ、Ａ／Ｄ変換を停止するので、ノイズ
によるＡ／Ｄ変換データへの影響を防止することができ
る。
【００２０】実施の形態３．図３はこの発明の実施の形
態３によるＡ／Ｄ変換器を示す構成図であり、図におい
て、２７はＡ／Ｄ動作制御回路２１からのスタート信号
２２に応じてソフトウェア上で一定時間のカウントを開
始し、カウント終了後にエンド信号２４を発生するＣＰ
Ｕである。その他の構成については図２と同一である。
態３によるＡ／Ｄ変換器を示す構成図であり、図におい
て、２７はＡ／Ｄ動作制御回路２１からのスタート信号
２２に応じてソフトウェア上で一定時間のカウントを開
始し、カウント終了後にエンド信号２４を発生するＣＰ
Ｕである。その他の構成については図２と同一である。
【００２１】次に動作について説明する。この実施の形
態３では、上記実施の形態２における汎用カウンタ２３
を、ＣＰＵ２７に置き換えたものである。図３におい
て、ＣＰＵ２７では、スタート信号２２に応じてソフト
ウェア上で一定時間のカウントを開始し、カウント終了
後にエンド信号２４をＡ／Ｄ動作制御回路２１に発生す
る。その他の動作については、上記実施の形態２と同様
である。
態３では、上記実施の形態２における汎用カウンタ２３
を、ＣＰＵ２７に置き換えたものである。図３におい
て、ＣＰＵ２７では、スタート信号２２に応じてソフト
ウェア上で一定時間のカウントを開始し、カウント終了
後にエンド信号２４をＡ／Ｄ動作制御回路２１に発生す
る。その他の動作については、上記実施の形態２と同様
である。
【００２２】以上のように、この実施の形態３によれ
ば、突発的に発生したノイズに影響されたＡ／Ｄ変換結
果ビットを捨てることで、Ａ／Ｄ変換データの信頼性を
向上させることができる。また、Ａ／Ｄ変換モジュール
１７では、ノイズが検出されてからＣＰＵ２７による一
定時間だけ、Ａ／Ｄ変換を停止するので、ノイズによる
Ａ／Ｄ変換データへの影響を防止することができる。さ
らに、ＣＰＵ２７を用いることによって、汎用カウンタ
２３を不要にすることができる。
ば、突発的に発生したノイズに影響されたＡ／Ｄ変換結
果ビットを捨てることで、Ａ／Ｄ変換データの信頼性を
向上させることができる。また、Ａ／Ｄ変換モジュール
１７では、ノイズが検出されてからＣＰＵ２７による一
定時間だけ、Ａ／Ｄ変換を停止するので、ノイズによる
Ａ／Ｄ変換データへの影響を防止することができる。さ
らに、ＣＰＵ２７を用いることによって、汎用カウンタ
２３を不要にすることができる。
【００２３】実施の形態４．図４はこの発明の実施の形
態４によるＡ／Ｄ変換器を示す構成図であり、図におい
て、３はＡ／Ｄ変換基準電圧Ｖｒｅｆ１に基づいてアナ
ログ入力Ａｉｎをディジタル出力に変換するＡ／Ｄ変換
モジュール、４はそのＡ／Ｄ変換モジュール３を制御す
るＡ／Ｄ制御回路である。２８はＡ／Ｄ変換モジュール
３から出力されるＡ／Ｄ変換結果データである。２９は
ノイズ検出回路１１からのノイズ検出信号１４、および
Ａ／Ｄ変換モジュール３からのＡ／Ｄ変換結果データ２
８に応じて、ノイズの影響を受けたＡ／Ｄ変換結果ビッ
トを判定し、Ａ／Ｄ変換結果データ２８と共にその信頼
度情報からなるＡ／Ｄデータ３０を出力するＡ／Ｄ動作
制御回路、３１はそのＡ／Ｄデータ３０から信頼度情報
に応じてＡ／Ｄ変換結果データ２８を採用するか不採用
にするか判断するＣＰＵである。その他の構成について
は図１と同一である。
態４によるＡ／Ｄ変換器を示す構成図であり、図におい
て、３はＡ／Ｄ変換基準電圧Ｖｒｅｆ１に基づいてアナ
ログ入力Ａｉｎをディジタル出力に変換するＡ／Ｄ変換
モジュール、４はそのＡ／Ｄ変換モジュール３を制御す
るＡ／Ｄ制御回路である。２８はＡ／Ｄ変換モジュール
３から出力されるＡ／Ｄ変換結果データである。２９は
ノイズ検出回路１１からのノイズ検出信号１４、および
Ａ／Ｄ変換モジュール３からのＡ／Ｄ変換結果データ２
８に応じて、ノイズの影響を受けたＡ／Ｄ変換結果ビッ
トを判定し、Ａ／Ｄ変換結果データ２８と共にその信頼
度情報からなるＡ／Ｄデータ３０を出力するＡ／Ｄ動作
制御回路、３１はそのＡ／Ｄデータ３０から信頼度情報
に応じてＡ／Ｄ変換結果データ２８を採用するか不採用
にするか判断するＣＰＵである。その他の構成について
は図１と同一である。
【００２４】次に動作について説明する。Ａ／Ｄ変換モ
ジュール３では、Ａ／Ｄ変換基準電圧Ｖｒｅｆ１に基づ
いてアナログ入力Ａｉｎをディジタル出力に変換し、Ａ
／Ｄ変換結果データ２８を出力する。Ａ／Ｄ動作制御回
路２９では、ノイズ検出回路１１からのノイズ検出信号
１４、およびＡ／Ｄ変換モジュール３からのＡ／Ｄ変換
結果データ２８に応じて、ノイズの影響を受けたＡ／Ｄ
変換結果ビットを判定し、Ａ／Ｄ変換結果データ２８の
信頼度を判定する。そして、Ａ／Ｄ変換結果データ２８
と共にその信頼度情報からなるＡ／Ｄデータ３０を出力
する。ＣＰＵ３１では、そのＡ／Ｄデータ３０から信頼
度情報に応じてＡ／Ｄ変換結果データ２８を採用するか
不採用にするか判断する。
ジュール３では、Ａ／Ｄ変換基準電圧Ｖｒｅｆ１に基づ
いてアナログ入力Ａｉｎをディジタル出力に変換し、Ａ
／Ｄ変換結果データ２８を出力する。Ａ／Ｄ動作制御回
路２９では、ノイズ検出回路１１からのノイズ検出信号
１４、およびＡ／Ｄ変換モジュール３からのＡ／Ｄ変換
結果データ２８に応じて、ノイズの影響を受けたＡ／Ｄ
変換結果ビットを判定し、Ａ／Ｄ変換結果データ２８の
信頼度を判定する。そして、Ａ／Ｄ変換結果データ２８
と共にその信頼度情報からなるＡ／Ｄデータ３０を出力
する。ＣＰＵ３１では、そのＡ／Ｄデータ３０から信頼
度情報に応じてＡ／Ｄ変換結果データ２８を採用するか
不採用にするか判断する。
【００２５】以上のように、この実施の形態４によれ
ば、突発的に発生したノイズに影響されたＡ／Ｄ変換結
果データ２８に対する信頼度を把握することができる。
この信頼度情報を用いた例として、ある一定の信頼度を
下回るＡ／Ｄ変換結果データ２８を採用しない等があ
り、この採用または不採用によりＡ／Ｄ変換データの信
頼性を向上させることができる。
ば、突発的に発生したノイズに影響されたＡ／Ｄ変換結
果データ２８に対する信頼度を把握することができる。
この信頼度情報を用いた例として、ある一定の信頼度を
下回るＡ／Ｄ変換結果データ２８を採用しない等があ
り、この採用または不採用によりＡ／Ｄ変換データの信
頼性を向上させることができる。
【００２６】実施の形態５．図５はこの発明の実施の形
態５によるＵＳＢ機能を有する半導体装置を示す構成図
であり、図において、４１は電源Ｖｃｃ、Ａ／Ｄ変換基
準電圧Ｖｒｅｆ、ＵＳＢ通信信号Ｄ＋，Ｄ−、グランド
ＧＮＤの各端子を有するＵＳＢデバイス、４２はＵＳＢ
ケーブル、４３は電源Ｖｃｃ、ＵＳＢ通信信号Ｄ＋，Ｄ
−、グランドＧＮＤの各端子を有するＵＳＢホストであ
る。図６はこの発明の実施の形態５によるＡ／Ｄ変換器
を示す構成図であり、図において、５１はＵＳＢ通信信
号Ｄ−、５２はＵＳＢ通信信号Ｄ−のエッジを検出し、
ＵＳＢ通信の発生を検出した場合にエッジ検出信号５５
を発生するエッジ検出回路であり、定電圧源５３および
コンパレータ５４からなる。１５はＳＲフリップフロッ
プ等から構成され、エッジ検出回路５２からのエッジ検
出信号５５に応じてビットシフト信号１６を発生するＡ
／Ｄ動作制御回路である。５６はＵＳＢ通信されたＡ／
Ｄ変換基準電圧Ｖｒｅｆである。１７はＵＳＢ通信され
たＡ／Ｄ変換基準電圧Ｖｒｅｆ５６に基づいてアナログ
入力Ａｉｎをディジタル出力に変換するＡ／Ｄ変換モジ
ュール、１８はＡ／Ｄ動作制御回路１５からのビットシ
フト信号１６に応じてノイズの影響を受けているＡ／Ｄ
変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結
果ビットを保持し、その捨てられたＡ／Ｄ変換結果ビッ
トからＡ／Ｄ変換を再開するＡ／Ｄ制御回路である。
態５によるＵＳＢ機能を有する半導体装置を示す構成図
であり、図において、４１は電源Ｖｃｃ、Ａ／Ｄ変換基
準電圧Ｖｒｅｆ、ＵＳＢ通信信号Ｄ＋，Ｄ−、グランド
ＧＮＤの各端子を有するＵＳＢデバイス、４２はＵＳＢ
ケーブル、４３は電源Ｖｃｃ、ＵＳＢ通信信号Ｄ＋，Ｄ
−、グランドＧＮＤの各端子を有するＵＳＢホストであ
る。図６はこの発明の実施の形態５によるＡ／Ｄ変換器
を示す構成図であり、図において、５１はＵＳＢ通信信
号Ｄ−、５２はＵＳＢ通信信号Ｄ−のエッジを検出し、
ＵＳＢ通信の発生を検出した場合にエッジ検出信号５５
を発生するエッジ検出回路であり、定電圧源５３および
コンパレータ５４からなる。１５はＳＲフリップフロッ
プ等から構成され、エッジ検出回路５２からのエッジ検
出信号５５に応じてビットシフト信号１６を発生するＡ
／Ｄ動作制御回路である。５６はＵＳＢ通信されたＡ／
Ｄ変換基準電圧Ｖｒｅｆである。１７はＵＳＢ通信され
たＡ／Ｄ変換基準電圧Ｖｒｅｆ５６に基づいてアナログ
入力Ａｉｎをディジタル出力に変換するＡ／Ｄ変換モジ
ュール、１８はＡ／Ｄ動作制御回路１５からのビットシ
フト信号１６に応じてノイズの影響を受けているＡ／Ｄ
変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結
果ビットを保持し、その捨てられたＡ／Ｄ変換結果ビッ
トからＡ／Ｄ変換を再開するＡ／Ｄ制御回路である。
【００２７】次に動作について説明する。図５におい
て、この実施の形態５によるＵＳＢ（Ｕｎｉｖｅｒｓａ
ｌ Ｓｅｒｉａｌ Ｂｕｓ）機能としては、ＵＳＢデバ
イス４１、ＵＳＢケーブル４２、ＵＳＢホスト４３があ
り、ＵＳＢケーブル４２を通じて、ＵＳＢホスト４３か
ら電源ＶｃｃおよびＡ／Ｄ変換基準電圧ＶｒｅｆをＵＳ
Ｂデバイス４１に供給するモードがある。そして、ＵＳ
Ｂ通信信号Ｄ＋，Ｄ−を利用したＵＳＢ通信中では、Ｕ
ＳＢケーブル４２にクロストークノイズが発生するの
で、ＵＳＢ通信されたＡ／Ｄ変換基準電圧Ｖｒｅｆに基
づいてＡ／Ｄ変換を行った場合には、Ａ／Ｄ変換精度が
低下してしまう。この実施の形態５では、このＡ／Ｄ変
換精度の低下を回避させるものである。図６において、
ＵＳＢ通信信号Ｄ−でＵＳＢ通信が発生した場合に、エ
ッジ検出回路５２がそのＵＳＢ通信信号Ｄ−のエッジを
検出し、エッジ検出信号５５を発生する。Ａ／Ｄ動作制
御回路１５では、エッジ検出信号５５に応じてＳＲフリ
ップフロップ等を利用してノイズの影響を受けたＡ／Ｄ
変換結果ビットを削除させるビットシフト信号１６を発
生する。Ａ／Ｄ変換モジュール１７では、ＵＳＢ通信さ
れたＡ／Ｄ変換基準電圧Ｖｒｅｆ５６に基づいてアナロ
グ入力ＡｉｎをＡ／Ｄ変換しているが、Ａ／Ｄ制御回路
１８では、Ａ／Ｄ動作制御回路１５からのビットシフト
信号１６に応じてノイズの影響を受けているＡ／Ｄ変換
結果ビットを捨てる。そして、その残りのＡ／Ｄ変換結
果ビットを保持し、その捨てられたＡ／Ｄ変換結果ビッ
トからＡ／Ｄ変換を再開する。
て、この実施の形態５によるＵＳＢ（Ｕｎｉｖｅｒｓａ
ｌ Ｓｅｒｉａｌ Ｂｕｓ）機能としては、ＵＳＢデバ
イス４１、ＵＳＢケーブル４２、ＵＳＢホスト４３があ
り、ＵＳＢケーブル４２を通じて、ＵＳＢホスト４３か
ら電源ＶｃｃおよびＡ／Ｄ変換基準電圧ＶｒｅｆをＵＳ
Ｂデバイス４１に供給するモードがある。そして、ＵＳ
Ｂ通信信号Ｄ＋，Ｄ−を利用したＵＳＢ通信中では、Ｕ
ＳＢケーブル４２にクロストークノイズが発生するの
で、ＵＳＢ通信されたＡ／Ｄ変換基準電圧Ｖｒｅｆに基
づいてＡ／Ｄ変換を行った場合には、Ａ／Ｄ変換精度が
低下してしまう。この実施の形態５では、このＡ／Ｄ変
換精度の低下を回避させるものである。図６において、
ＵＳＢ通信信号Ｄ−でＵＳＢ通信が発生した場合に、エ
ッジ検出回路５２がそのＵＳＢ通信信号Ｄ−のエッジを
検出し、エッジ検出信号５５を発生する。Ａ／Ｄ動作制
御回路１５では、エッジ検出信号５５に応じてＳＲフリ
ップフロップ等を利用してノイズの影響を受けたＡ／Ｄ
変換結果ビットを削除させるビットシフト信号１６を発
生する。Ａ／Ｄ変換モジュール１７では、ＵＳＢ通信さ
れたＡ／Ｄ変換基準電圧Ｖｒｅｆ５６に基づいてアナロ
グ入力ＡｉｎをＡ／Ｄ変換しているが、Ａ／Ｄ制御回路
１８では、Ａ／Ｄ動作制御回路１５からのビットシフト
信号１６に応じてノイズの影響を受けているＡ／Ｄ変換
結果ビットを捨てる。そして、その残りのＡ／Ｄ変換結
果ビットを保持し、その捨てられたＡ／Ｄ変換結果ビッ
トからＡ／Ｄ変換を再開する。
【００２８】以上のように、この実施の形態５によれ
ば、ＵＳＢ通信中に発生したクロストークノイズに影響
されたＡ／Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変
換データの信頼性を向上させることができる。また、汎
用カウンタが不必要であり、Ａ／Ｄ変換を中断させない
ことで、より単純な動作によりＡ／Ｄ変換を行うことが
できる。さらに、ノイズ検出回路１１およびＡ／Ｄ動作
制御回路１５という簡単な回路により、回路規模を増大
することなく、Ａ／Ｄ変換データの信頼性を向上させる
ことができる。
ば、ＵＳＢ通信中に発生したクロストークノイズに影響
されたＡ／Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変
換データの信頼性を向上させることができる。また、汎
用カウンタが不必要であり、Ａ／Ｄ変換を中断させない
ことで、より単純な動作によりＡ／Ｄ変換を行うことが
できる。さらに、ノイズ検出回路１１およびＡ／Ｄ動作
制御回路１５という簡単な回路により、回路規模を増大
することなく、Ａ／Ｄ変換データの信頼性を向上させる
ことができる。
【００２９】実施の形態６．図７はこの発明の実施の形
態６によるＡ／Ｄ変換器を示す構成図であり、図におい
て、２１はＳＲフリップフロップ等から構成され、エッ
ジ検出回路５２からのエッジ検出信号５５に応じてスタ
ート信号２２を発生すると共に、そのスタート信号２２
の発生から汎用カウンタ２３からのエンド信号２４の受
信までの間に有意なＡ／Ｄストップ＿ビットシフト信号
２５を発生するＡ／Ｄ動作制御回路である。２３はＡ／
Ｄ動作制御回路２１からのスタート信号２２に応じて一
定時間のカウントを開始し、カウント終了後にエンド信
号２４を発生する汎用カウンタである。２６はＡ／Ｄ動
作制御回路２１からの有意なＡ／Ｄストップ＿ビットシ
フト信号２５に応じてノイズの影響を受けているＡ／Ｄ
変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結
果ビットを保持し、そのＡ／Ｄ動作制御回路２１からの
無意なＡ／Ｄストップ＿ビットシフト信号２５に応じて
その捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を
再開するＡ／Ｄ制御回路である。その他の構成について
は図６と同一である。
態６によるＡ／Ｄ変換器を示す構成図であり、図におい
て、２１はＳＲフリップフロップ等から構成され、エッ
ジ検出回路５２からのエッジ検出信号５５に応じてスタ
ート信号２２を発生すると共に、そのスタート信号２２
の発生から汎用カウンタ２３からのエンド信号２４の受
信までの間に有意なＡ／Ｄストップ＿ビットシフト信号
２５を発生するＡ／Ｄ動作制御回路である。２３はＡ／
Ｄ動作制御回路２１からのスタート信号２２に応じて一
定時間のカウントを開始し、カウント終了後にエンド信
号２４を発生する汎用カウンタである。２６はＡ／Ｄ動
作制御回路２１からの有意なＡ／Ｄストップ＿ビットシ
フト信号２５に応じてノイズの影響を受けているＡ／Ｄ
変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結
果ビットを保持し、そのＡ／Ｄ動作制御回路２１からの
無意なＡ／Ｄストップ＿ビットシフト信号２５に応じて
その捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を
再開するＡ／Ｄ制御回路である。その他の構成について
は図６と同一である。
【００３０】次に動作について説明する。図７におい
て、Ａ／Ｄ動作制御回路２１では、エッジ検出信号５５
に応じてＳＲフリップフロップ等を利用して、Ａ／Ｄ変
換を中断させると共にノイズの影響を受けたＡ／Ｄ変換
結果ビットを削除させる有意なＡ／Ｄストップ＿ビット
シフト信号２５をＡ／Ｄ制御回路２６に発生する。ま
た、スタート信号２２を汎用カウンタ２３に発生する。
Ａ／Ｄ変換モジュール１７では、ＵＳＢ通信されたＡ／
Ｄ変換基準電圧Ｖｒｅｆ５６に基づいてアナログ入力Ａ
ｉｎをＡ／Ｄ変換しているが、Ａ／Ｄ制御回路２６で
は、Ａ／Ｄ動作制御回路２１からの有意なＡ／Ｄストッ
プ＿ビットシフト信号２５に応じてノイズの影響を受け
ているＡ／Ｄ変換結果ビットを捨てる。そして、その残
りのＡ／Ｄ変換結果ビットを保持する。一方、汎用カウ
ンタ２３では、スタート信号２２に応じて一定時間のカ
ウントを開始し、カウント終了後にエンド信号２４をＡ
／Ｄ動作制御回路２１に発生する。ここで、汎用カウン
タ２３での一定時間は、ノイズのパルス幅等を考慮し
て、ノイズによるＡ／Ｄ変換への影響を回避できる時間
に設定されている。Ａ／Ｄ動作制御回路２１では、エン
ド信号２４の入力に応じて、エッジ検出信号５５がエッ
ジ検出回路５２から発生されていないことを確認後、Ａ
／Ｄストップ＿ビットシフト信号２５を有意から無意に
変更してＡ／Ｄ制御回路２６に供給する。Ａ／Ｄ制御回
路２６では、その無意のＡ／Ｄストップ＿ビットシフト
信号２５により、捨てられたＡ／Ｄ変換結果ビットから
Ａ／Ｄ変換を再開する。
て、Ａ／Ｄ動作制御回路２１では、エッジ検出信号５５
に応じてＳＲフリップフロップ等を利用して、Ａ／Ｄ変
換を中断させると共にノイズの影響を受けたＡ／Ｄ変換
結果ビットを削除させる有意なＡ／Ｄストップ＿ビット
シフト信号２５をＡ／Ｄ制御回路２６に発生する。ま
た、スタート信号２２を汎用カウンタ２３に発生する。
Ａ／Ｄ変換モジュール１７では、ＵＳＢ通信されたＡ／
Ｄ変換基準電圧Ｖｒｅｆ５６に基づいてアナログ入力Ａ
ｉｎをＡ／Ｄ変換しているが、Ａ／Ｄ制御回路２６で
は、Ａ／Ｄ動作制御回路２１からの有意なＡ／Ｄストッ
プ＿ビットシフト信号２５に応じてノイズの影響を受け
ているＡ／Ｄ変換結果ビットを捨てる。そして、その残
りのＡ／Ｄ変換結果ビットを保持する。一方、汎用カウ
ンタ２３では、スタート信号２２に応じて一定時間のカ
ウントを開始し、カウント終了後にエンド信号２４をＡ
／Ｄ動作制御回路２１に発生する。ここで、汎用カウン
タ２３での一定時間は、ノイズのパルス幅等を考慮し
て、ノイズによるＡ／Ｄ変換への影響を回避できる時間
に設定されている。Ａ／Ｄ動作制御回路２１では、エン
ド信号２４の入力に応じて、エッジ検出信号５５がエッ
ジ検出回路５２から発生されていないことを確認後、Ａ
／Ｄストップ＿ビットシフト信号２５を有意から無意に
変更してＡ／Ｄ制御回路２６に供給する。Ａ／Ｄ制御回
路２６では、その無意のＡ／Ｄストップ＿ビットシフト
信号２５により、捨てられたＡ／Ｄ変換結果ビットから
Ａ／Ｄ変換を再開する。
【００３１】以上のように、この実施の形態６によれ
ば、ＵＳＢ通信中に発生したクロストークノイズに影響
されたＡ／Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変
換データの信頼性を向上させることができる。また、Ａ
／Ｄ変換モジュール１７では、ＵＳＢ通信が検出されて
から汎用カウンタ２３による一定時間だけ、Ａ／Ｄ変換
を停止するので、クロストークノイズによるＡ／Ｄ変換
データへの影響を防止することができる。
ば、ＵＳＢ通信中に発生したクロストークノイズに影響
されたＡ／Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変
換データの信頼性を向上させることができる。また、Ａ
／Ｄ変換モジュール１７では、ＵＳＢ通信が検出されて
から汎用カウンタ２３による一定時間だけ、Ａ／Ｄ変換
を停止するので、クロストークノイズによるＡ／Ｄ変換
データへの影響を防止することができる。
【００３２】実施の形態７．図８はこの発明の実施の形
態７によるＡ／Ｄ変換器を示す構成図であり、図におい
て、２７はＡ／Ｄ動作制御回路２１からのスタート信号
２２に応じてソフトウェア上で一定時間のカウントを開
始し、カウント終了後にエンド信号２４を発生するＣＰ
Ｕである。その他の構成については図７と同一である。
態７によるＡ／Ｄ変換器を示す構成図であり、図におい
て、２７はＡ／Ｄ動作制御回路２１からのスタート信号
２２に応じてソフトウェア上で一定時間のカウントを開
始し、カウント終了後にエンド信号２４を発生するＣＰ
Ｕである。その他の構成については図７と同一である。
【００３３】次に動作について説明する。この実施の形
態７では、上記実施の形態６における汎用カウンタ２３
を、ＣＰＵ２７に置き換えたものである。図８におい
て、ＣＰＵ２７では、スタート信号２２に応じてソフト
ウェア上で一定時間のカウントを開始し、カウント終了
後にエンド信号２４をＡ／Ｄ動作制御回路２１に発生す
る。その他の動作については、上記実施の形態６と同様
である。
態７では、上記実施の形態６における汎用カウンタ２３
を、ＣＰＵ２７に置き換えたものである。図８におい
て、ＣＰＵ２７では、スタート信号２２に応じてソフト
ウェア上で一定時間のカウントを開始し、カウント終了
後にエンド信号２４をＡ／Ｄ動作制御回路２１に発生す
る。その他の動作については、上記実施の形態６と同様
である。
【００３４】以上のように、この実施の形態７によれ
ば、ＵＳＢ通信中に発生したクロストークノイズに影響
されたＡ／Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変
換データの信頼性を向上させることができる。また、Ａ
／Ｄ変換モジュール１７では、ＵＳＢ通信が検出されて
からＣＰＵ２７による一定時間だけ、Ａ／Ｄ変換を停止
するので、クロストークノイズによるＡ／Ｄ変換データ
への影響を防止することができる。さらに、ＣＰＵ２７
を用いることによって、汎用カウンタ２３を不要にする
ことができる。
ば、ＵＳＢ通信中に発生したクロストークノイズに影響
されたＡ／Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変
換データの信頼性を向上させることができる。また、Ａ
／Ｄ変換モジュール１７では、ＵＳＢ通信が検出されて
からＣＰＵ２７による一定時間だけ、Ａ／Ｄ変換を停止
するので、クロストークノイズによるＡ／Ｄ変換データ
への影響を防止することができる。さらに、ＣＰＵ２７
を用いることによって、汎用カウンタ２３を不要にする
ことができる。
【００３５】実施の形態８．図９はこの発明の実施の形
態８によるＡ／Ｄ変換器を示す構成図であり、図におい
て、３はＵＳＢ通信されたＡ／Ｄ変換基準電圧Ｖｒｅｆ
５６に基づいてアナログ入力Ａｉｎをディジタル出力に
変換するＡ／Ｄ変換モジュール、４はそのＡ／Ｄ変換モ
ジュール３を制御するＡ／Ｄ制御回路である。２８はＡ
／Ｄ変換モジュール３から出力されるＡ／Ｄ変換結果デ
ータである。２９はエッジ検出回路５２からのエッジ検
出信号５５、およびＡ／Ｄ変換モジュール３からのＡ／
Ｄ変換結果データ２８に応じて、ノイズの影響を受けた
Ａ／Ｄ変換結果ビットを判定し、Ａ／Ｄ変換結果データ
２８と共にその信頼度情報からなるＡ／Ｄデータ３０を
出力するＡ／Ｄ動作制御回路、３１はそのＡ／Ｄデータ
３０から信頼度情報に応じてＡ／Ｄ変換結果データ２８
を採用するか不採用にするか判断するＣＰＵである。そ
の他の構成については図６と同一である。
態８によるＡ／Ｄ変換器を示す構成図であり、図におい
て、３はＵＳＢ通信されたＡ／Ｄ変換基準電圧Ｖｒｅｆ
５６に基づいてアナログ入力Ａｉｎをディジタル出力に
変換するＡ／Ｄ変換モジュール、４はそのＡ／Ｄ変換モ
ジュール３を制御するＡ／Ｄ制御回路である。２８はＡ
／Ｄ変換モジュール３から出力されるＡ／Ｄ変換結果デ
ータである。２９はエッジ検出回路５２からのエッジ検
出信号５５、およびＡ／Ｄ変換モジュール３からのＡ／
Ｄ変換結果データ２８に応じて、ノイズの影響を受けた
Ａ／Ｄ変換結果ビットを判定し、Ａ／Ｄ変換結果データ
２８と共にその信頼度情報からなるＡ／Ｄデータ３０を
出力するＡ／Ｄ動作制御回路、３１はそのＡ／Ｄデータ
３０から信頼度情報に応じてＡ／Ｄ変換結果データ２８
を採用するか不採用にするか判断するＣＰＵである。そ
の他の構成については図６と同一である。
【００３６】次に動作について説明する。Ａ／Ｄ変換モ
ジュール３では、ＵＳＢ通信されたＡ／Ｄ変換基準電圧
Ｖｒｅｆ５６に基づいてアナログ入力Ａｉｎをディジタ
ル出力に変換し、Ａ／Ｄ変換結果データ２８を出力す
る。Ａ／Ｄ動作制御回路２９では、エッジ検出回路５２
からのエッジ検出信号５５、およびＡ／Ｄ変換モジュー
ル３からのＡ／Ｄ変換結果データ２８に応じて、ノイズ
の影響を受けたＡ／Ｄ変換結果ビットを判定し、Ａ／Ｄ
変換結果データ２８の信頼度を判定する。そして、Ａ／
Ｄ変換結果データ２８と共にその信頼度情報からなるＡ
／Ｄデータ３０を出力する。ＣＰＵ３１では、そのＡ／
Ｄデータ３０から信頼度情報に応じてＡ／Ｄ変換結果デ
ータ２８を採用するか不採用にするか判断する。
ジュール３では、ＵＳＢ通信されたＡ／Ｄ変換基準電圧
Ｖｒｅｆ５６に基づいてアナログ入力Ａｉｎをディジタ
ル出力に変換し、Ａ／Ｄ変換結果データ２８を出力す
る。Ａ／Ｄ動作制御回路２９では、エッジ検出回路５２
からのエッジ検出信号５５、およびＡ／Ｄ変換モジュー
ル３からのＡ／Ｄ変換結果データ２８に応じて、ノイズ
の影響を受けたＡ／Ｄ変換結果ビットを判定し、Ａ／Ｄ
変換結果データ２８の信頼度を判定する。そして、Ａ／
Ｄ変換結果データ２８と共にその信頼度情報からなるＡ
／Ｄデータ３０を出力する。ＣＰＵ３１では、そのＡ／
Ｄデータ３０から信頼度情報に応じてＡ／Ｄ変換結果デ
ータ２８を採用するか不採用にするか判断する。
【００３７】以上のように、この実施の形態８によれ
ば、ＵＳＢ通信中に発生したクロストークノイズに影響
されたＡ／Ｄ変換結果データ２８に対する信頼度を把握
することができる。この信頼度情報を用いた例として、
ある一定の信頼度を下回るＡ／Ｄ変換結果データ２８を
採用しない等があり、この採用または不採用によりＡ／
Ｄ変換データの信頼性を向上させることができる。
ば、ＵＳＢ通信中に発生したクロストークノイズに影響
されたＡ／Ｄ変換結果データ２８に対する信頼度を把握
することができる。この信頼度情報を用いた例として、
ある一定の信頼度を下回るＡ／Ｄ変換結果データ２８を
採用しない等があり、この採用または不採用によりＡ／
Ｄ変換データの信頼性を向上させることができる。
【００３８】
【発明の効果】以上のように、この発明によれば、Ａ／
Ｄ変換基準電圧にノイズを検出した場合にノイズ検出信
号を発生するノイズ検出回路と、ノイズ検出信号に応じ
てビットシフト信号を発生するＡ／Ｄ動作制御回路と、
ビットシフト信号に応じてノイズの影響を受けているＡ
／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変
換結果ビットを保持し、その捨てられたＡ／Ｄ変換結果
ビットからＡ／Ｄ変換を再開するＡ／Ｄ変換モジュール
とを備えるように構成したので、突発的に発生したノイ
ズに影響されたＡ／Ｄ変換結果ビットを捨てることで、
Ａ／Ｄ変換データの信頼性を向上させることができる効
果がある。
Ｄ変換基準電圧にノイズを検出した場合にノイズ検出信
号を発生するノイズ検出回路と、ノイズ検出信号に応じ
てビットシフト信号を発生するＡ／Ｄ動作制御回路と、
ビットシフト信号に応じてノイズの影響を受けているＡ
／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変
換結果ビットを保持し、その捨てられたＡ／Ｄ変換結果
ビットからＡ／Ｄ変換を再開するＡ／Ｄ変換モジュール
とを備えるように構成したので、突発的に発生したノイ
ズに影響されたＡ／Ｄ変換結果ビットを捨てることで、
Ａ／Ｄ変換データの信頼性を向上させることができる効
果がある。
【００３９】この発明によれば、汎用カウンタを備え、
Ａ／Ｄ動作制御回路は、ノイズ検出信号に応じてスター
ト信号を発生すると共に、そのスタート信号の発生から
汎用カウンタからのエンド信号の受信までの間に有意な
Ａ／Ｄストップ＿ビットシフト信号を発生し、汎用カウ
ンタは、スタート信号に応じて一定時間のカウントを開
始し、カウント終了後にエンド信号を発生し、Ａ／Ｄ変
換モジュールは、有意なＡ／Ｄストップ＿ビットシフト
信号に応じてノイズの影響を受けているＡ／Ｄ変換結果
ビットを捨てると共にその残りのＡ／Ｄ変換結果ビット
を保持し、そのＡ／Ｄ動作制御回路からの無意なＡ／Ｄ
ストップ＿ビットシフト信号に応じてその捨てられたＡ
／Ｄ変換結果ビットからＡ／Ｄ変換を再開するように構
成したので、突発的に発生したノイズに影響されたＡ／
Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変換データの
信頼性を向上させることができる。また、Ａ／Ｄ変換モ
ジュールでは、ノイズが検出されてから汎用カウンタに
よる一定時間だけ、Ａ／Ｄ変換を停止するので、ノイズ
によるＡ／Ｄ変換データへの影響を防止することができ
る効果がある。
Ａ／Ｄ動作制御回路は、ノイズ検出信号に応じてスター
ト信号を発生すると共に、そのスタート信号の発生から
汎用カウンタからのエンド信号の受信までの間に有意な
Ａ／Ｄストップ＿ビットシフト信号を発生し、汎用カウ
ンタは、スタート信号に応じて一定時間のカウントを開
始し、カウント終了後にエンド信号を発生し、Ａ／Ｄ変
換モジュールは、有意なＡ／Ｄストップ＿ビットシフト
信号に応じてノイズの影響を受けているＡ／Ｄ変換結果
ビットを捨てると共にその残りのＡ／Ｄ変換結果ビット
を保持し、そのＡ／Ｄ動作制御回路からの無意なＡ／Ｄ
ストップ＿ビットシフト信号に応じてその捨てられたＡ
／Ｄ変換結果ビットからＡ／Ｄ変換を再開するように構
成したので、突発的に発生したノイズに影響されたＡ／
Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変換データの
信頼性を向上させることができる。また、Ａ／Ｄ変換モ
ジュールでは、ノイズが検出されてから汎用カウンタに
よる一定時間だけ、Ａ／Ｄ変換を停止するので、ノイズ
によるＡ／Ｄ変換データへの影響を防止することができ
る効果がある。
【００４０】この発明によれば、ＣＰＵを備え、Ａ／Ｄ
動作制御回路は、ノイズ検出信号に応じてスタート信号
を発生すると共に、そのスタート信号の発生からＣＰＵ
からのエンド信号の受信までの間に有意なＡ／Ｄストッ
プ＿ビットシフト信号を発生し、ＣＰＵは、スタート信
号に応じて一定時間のカウントを開始し、カウント終了
後にエンド信号を発生し、Ａ／Ｄ変換モジュールは、有
意なＡ／Ｄストップ＿ビットシフト信号に応じてノイズ
の影響を受けているＡ／Ｄ変換結果ビットを捨てると共
にその残りのＡ／Ｄ変換結果ビットを保持し、そのＡ／
Ｄ動作制御回路からの無意なＡ／Ｄストップ＿ビットシ
フト信号に応じてその捨てられたＡ／Ｄ変換結果ビット
からＡ／Ｄ変換を再開するように構成したので、突発的
に発生したノイズに影響されたＡ／Ｄ変換結果ビットを
捨てることで、Ａ／Ｄ変換データの信頼性を向上させる
ことができる。また、Ａ／Ｄ変換モジュールでは、ノイ
ズが検出されてからＣＰＵによる一定時間だけ、Ａ／Ｄ
変換を停止するので、ノイズによるＡ／Ｄ変換データへ
の影響を防止することができる。さらに、ＣＰＵを用い
ることによって、汎用カウンタを不要にすることができ
る効果がある。
動作制御回路は、ノイズ検出信号に応じてスタート信号
を発生すると共に、そのスタート信号の発生からＣＰＵ
からのエンド信号の受信までの間に有意なＡ／Ｄストッ
プ＿ビットシフト信号を発生し、ＣＰＵは、スタート信
号に応じて一定時間のカウントを開始し、カウント終了
後にエンド信号を発生し、Ａ／Ｄ変換モジュールは、有
意なＡ／Ｄストップ＿ビットシフト信号に応じてノイズ
の影響を受けているＡ／Ｄ変換結果ビットを捨てると共
にその残りのＡ／Ｄ変換結果ビットを保持し、そのＡ／
Ｄ動作制御回路からの無意なＡ／Ｄストップ＿ビットシ
フト信号に応じてその捨てられたＡ／Ｄ変換結果ビット
からＡ／Ｄ変換を再開するように構成したので、突発的
に発生したノイズに影響されたＡ／Ｄ変換結果ビットを
捨てることで、Ａ／Ｄ変換データの信頼性を向上させる
ことができる。また、Ａ／Ｄ変換モジュールでは、ノイ
ズが検出されてからＣＰＵによる一定時間だけ、Ａ／Ｄ
変換を停止するので、ノイズによるＡ／Ｄ変換データへ
の影響を防止することができる。さらに、ＣＰＵを用い
ることによって、汎用カウンタを不要にすることができ
る効果がある。
【００４１】この発明によれば、Ａ／Ｄ変換基準電圧に
ノイズを検出した場合にノイズ検出信号を発生するノイ
ズ検出回路と、Ａ／Ｄ変換基準電圧に基づいてＡ／Ｄ変
換し、Ａ／Ｄ変換結果データを出力するＡ／Ｄ変換モジ
ュールと、ノイズ検出信号およびＡ／Ｄ変換結果データ
に応じて、ノイズの影響を受けたＡ／Ｄ変換結果ビット
を判定し、Ａ／Ｄ変換結果データと共にその信頼度情報
を出力するＡ／Ｄ動作制御回路とを備えるように構成し
たので、突発的に発生したノイズに影響されたＡ／Ｄ変
換結果データに対する信頼度を把握することができる。
この信頼度情報を用いた例として、ある一定の信頼度を
下回るＡ／Ｄ変換結果データを採用しない等があり、こ
の採用または不採用によりＡ／Ｄ変換データの信頼性を
向上させることができる効果がある。
ノイズを検出した場合にノイズ検出信号を発生するノイ
ズ検出回路と、Ａ／Ｄ変換基準電圧に基づいてＡ／Ｄ変
換し、Ａ／Ｄ変換結果データを出力するＡ／Ｄ変換モジ
ュールと、ノイズ検出信号およびＡ／Ｄ変換結果データ
に応じて、ノイズの影響を受けたＡ／Ｄ変換結果ビット
を判定し、Ａ／Ｄ変換結果データと共にその信頼度情報
を出力するＡ／Ｄ動作制御回路とを備えるように構成し
たので、突発的に発生したノイズに影響されたＡ／Ｄ変
換結果データに対する信頼度を把握することができる。
この信頼度情報を用いた例として、ある一定の信頼度を
下回るＡ／Ｄ変換結果データを採用しない等があり、こ
の採用または不採用によりＡ／Ｄ変換データの信頼性を
向上させることができる効果がある。
【００４２】この発明によれば、ＵＳＢ通信の発生を検
出した場合にエッジ検出信号を発生するエッジ検出回路
と、エッジ検出信号に応じてビットシフト信号を発生す
るＡ／Ｄ動作制御回路と、ＵＳＢ通信されたＡ／Ｄ変換
基準電圧に基づいてＡ／Ｄ変換し、ビットシフト信号に
応じてノイズの影響を受けているＡ／Ｄ変換結果ビット
を捨てると共にその残りのＡ／Ｄ変換結果ビットを保持
し、その捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変
換を再開するＡ／Ｄ変換モジュールとを備えるように構
成したので、ＵＳＢ通信中に発生したクロストークノイ
ズに影響されたＡ／Ｄ変換結果ビットを捨てることで、
Ａ／Ｄ変換データの信頼性を向上させることができる効
果がある。
出した場合にエッジ検出信号を発生するエッジ検出回路
と、エッジ検出信号に応じてビットシフト信号を発生す
るＡ／Ｄ動作制御回路と、ＵＳＢ通信されたＡ／Ｄ変換
基準電圧に基づいてＡ／Ｄ変換し、ビットシフト信号に
応じてノイズの影響を受けているＡ／Ｄ変換結果ビット
を捨てると共にその残りのＡ／Ｄ変換結果ビットを保持
し、その捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変
換を再開するＡ／Ｄ変換モジュールとを備えるように構
成したので、ＵＳＢ通信中に発生したクロストークノイ
ズに影響されたＡ／Ｄ変換結果ビットを捨てることで、
Ａ／Ｄ変換データの信頼性を向上させることができる効
果がある。
【００４３】この発明によれば、汎用カウンタを備え、
Ａ／Ｄ動作制御回路は、エッジ検出信号に応じてスター
ト信号を発生すると共に、そのスタート信号の発生から
汎用カウンタからのエンド信号の受信までの間に有意な
Ａ／Ｄストップ＿ビットシフト信号を発生し、汎用カウ
ンタは、スタート信号に応じて一定時間のカウントを開
始し、カウント終了後にエンド信号を発生し、Ａ／Ｄ変
換モジュールは、有意なＡ／Ｄストップ＿ビットシフト
信号に応じてノイズの影響を受けているＡ／Ｄ変換結果
ビットを捨てると共にその残りのＡ／Ｄ変換結果ビット
を保持し、そのＡ／Ｄ動作制御回路からの無意なＡ／Ｄ
ストップ＿ビットシフト信号に応じてその捨てられたＡ
／Ｄ変換結果ビットからＡ／Ｄ変換を再開するように構
成したので、ＵＳＢ通信中に発生したクロストークノイ
ズに影響されたＡ／Ｄ変換結果ビットを捨てることで、
Ａ／Ｄ変換データの信頼性を向上させることができる。
また、Ａ／Ｄ変換モジュールでは、ＵＳＢ通信が検出さ
れてから汎用カウンタによる一定時間だけ、Ａ／Ｄ変換
を停止するので、クロストークノイズによるＡ／Ｄ変換
データへの影響を防止することができる効果がある。
Ａ／Ｄ動作制御回路は、エッジ検出信号に応じてスター
ト信号を発生すると共に、そのスタート信号の発生から
汎用カウンタからのエンド信号の受信までの間に有意な
Ａ／Ｄストップ＿ビットシフト信号を発生し、汎用カウ
ンタは、スタート信号に応じて一定時間のカウントを開
始し、カウント終了後にエンド信号を発生し、Ａ／Ｄ変
換モジュールは、有意なＡ／Ｄストップ＿ビットシフト
信号に応じてノイズの影響を受けているＡ／Ｄ変換結果
ビットを捨てると共にその残りのＡ／Ｄ変換結果ビット
を保持し、そのＡ／Ｄ動作制御回路からの無意なＡ／Ｄ
ストップ＿ビットシフト信号に応じてその捨てられたＡ
／Ｄ変換結果ビットからＡ／Ｄ変換を再開するように構
成したので、ＵＳＢ通信中に発生したクロストークノイ
ズに影響されたＡ／Ｄ変換結果ビットを捨てることで、
Ａ／Ｄ変換データの信頼性を向上させることができる。
また、Ａ／Ｄ変換モジュールでは、ＵＳＢ通信が検出さ
れてから汎用カウンタによる一定時間だけ、Ａ／Ｄ変換
を停止するので、クロストークノイズによるＡ／Ｄ変換
データへの影響を防止することができる効果がある。
【００４４】この発明によれば、ＣＰＵを備え、Ａ／Ｄ
動作制御回路は、エッジ検出信号に応じてスタート信号
を発生すると共に、そのスタート信号の発生からＣＰＵ
からのエンド信号の受信までの間に有意なＡ／Ｄストッ
プ＿ビットシフト信号を発生し、ＣＰＵは、スタート信
号に応じて一定時間のカウントを開始し、カウント終了
後にエンド信号を発生し、Ａ／Ｄ変換モジュールは、有
意なＡ／Ｄストップ＿ビットシフト信号に応じてノイズ
の影響を受けているＡ／Ｄ変換結果ビットを捨てると共
にその残りのＡ／Ｄ変換結果ビットを保持し、そのＡ／
Ｄ動作制御回路からの無意なＡ／Ｄストップ＿ビットシ
フト信号に応じてその捨てられたＡ／Ｄ変換結果ビット
からＡ／Ｄ変換を再開するように構成したので、ＵＳＢ
通信中に発生したクロストークノイズに影響されたＡ／
Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変換データの
信頼性を向上させることができる。また、Ａ／Ｄ変換モ
ジュールでは、ＵＳＢ通信が検出されてからＣＰＵによ
る一定時間だけ、Ａ／Ｄ変換を停止するので、クロスト
ークノイズによるＡ／Ｄ変換データへの影響を防止する
ことができる。さらに、ＣＰＵを用いることによって、
汎用カウンタを不要にすることができる効果がある。
動作制御回路は、エッジ検出信号に応じてスタート信号
を発生すると共に、そのスタート信号の発生からＣＰＵ
からのエンド信号の受信までの間に有意なＡ／Ｄストッ
プ＿ビットシフト信号を発生し、ＣＰＵは、スタート信
号に応じて一定時間のカウントを開始し、カウント終了
後にエンド信号を発生し、Ａ／Ｄ変換モジュールは、有
意なＡ／Ｄストップ＿ビットシフト信号に応じてノイズ
の影響を受けているＡ／Ｄ変換結果ビットを捨てると共
にその残りのＡ／Ｄ変換結果ビットを保持し、そのＡ／
Ｄ動作制御回路からの無意なＡ／Ｄストップ＿ビットシ
フト信号に応じてその捨てられたＡ／Ｄ変換結果ビット
からＡ／Ｄ変換を再開するように構成したので、ＵＳＢ
通信中に発生したクロストークノイズに影響されたＡ／
Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変換データの
信頼性を向上させることができる。また、Ａ／Ｄ変換モ
ジュールでは、ＵＳＢ通信が検出されてからＣＰＵによ
る一定時間だけ、Ａ／Ｄ変換を停止するので、クロスト
ークノイズによるＡ／Ｄ変換データへの影響を防止する
ことができる。さらに、ＣＰＵを用いることによって、
汎用カウンタを不要にすることができる効果がある。
【００４５】この発明によれば、ＵＳＢ通信信号のエッ
ジを検出し、ＵＳＢ通信の発生を検出した場合にエッジ
検出信号を発生するエッジ検出回路と、ＵＳＢ通信され
たＡ／Ｄ変換基準電圧に基づいてＡ／Ｄ変換し、Ａ／Ｄ
変換結果データを出力するＡ／Ｄ変換モジュールと、エ
ッジ検出信号およびＡ／Ｄ変換結果データに応じて、ノ
イズの影響を受けたＡ／Ｄ変換結果ビットを判定し、Ａ
／Ｄ変換結果データと共にその信頼度情報を出力するＡ
／Ｄ動作制御回路とを備えるように構成したので、ＵＳ
Ｂ通信中に発生したクロストークノイズに影響されたＡ
／Ｄ変換結果データに対する信頼度を把握することがで
きる。この信頼度情報を用いた例として、ある一定の信
頼度を下回るＡ／Ｄ変換結果データを採用しない等があ
り、この採用または不採用によりＡ／Ｄ変換データの信
頼性を向上させることができる効果がある。
ジを検出し、ＵＳＢ通信の発生を検出した場合にエッジ
検出信号を発生するエッジ検出回路と、ＵＳＢ通信され
たＡ／Ｄ変換基準電圧に基づいてＡ／Ｄ変換し、Ａ／Ｄ
変換結果データを出力するＡ／Ｄ変換モジュールと、エ
ッジ検出信号およびＡ／Ｄ変換結果データに応じて、ノ
イズの影響を受けたＡ／Ｄ変換結果ビットを判定し、Ａ
／Ｄ変換結果データと共にその信頼度情報を出力するＡ
／Ｄ動作制御回路とを備えるように構成したので、ＵＳ
Ｂ通信中に発生したクロストークノイズに影響されたＡ
／Ｄ変換結果データに対する信頼度を把握することがで
きる。この信頼度情報を用いた例として、ある一定の信
頼度を下回るＡ／Ｄ変換結果データを採用しない等があ
り、この採用または不採用によりＡ／Ｄ変換データの信
頼性を向上させることができる効果がある。
【図１】 この発明の実施の形態１によるＡ／Ｄ変換器
を示す構成図である。
を示す構成図である。
【図２】 この発明の実施の形態２によるＡ／Ｄ変換器
を示す構成図である。
を示す構成図である。
【図３】 この発明の実施の形態３によるＡ／Ｄ変換器
を示す構成図である。
を示す構成図である。
【図４】 この発明の実施の形態４によるＡ／Ｄ変換器
を示す構成図である。
を示す構成図である。
【図５】 この発明の実施の形態５によるＵＳＢ機能を
有する半導体装置を示す構成図である。
有する半導体装置を示す構成図である。
【図６】 この発明の実施の形態５によるＡ／Ｄ変換器
を示す構成図である。
を示す構成図である。
【図７】 この発明の実施の形態６によるＡ／Ｄ変換器
を示す構成図である。
を示す構成図である。
【図８】 この発明の実施の形態７によるＡ／Ｄ変換器
を示す構成図である。
を示す構成図である。
【図９】 この発明の実施の形態８によるＡ／Ｄ変換器
を示す構成図である。
を示す構成図である。
【図１０】 従来のＡ／Ｄ変換器を示す構成図である。
【図１１】 Ａ／Ｄ変換器のＡ／Ｄ変換基準電圧の設定
を示す説明図である。
を示す説明図である。
１，５６ Ａ／Ｄ変換基準電圧Ｖｒｅｆ、３，１７ Ａ
／Ｄ変換モジュール、４，１８，２６ Ａ／Ｄ制御回
路、１１ ノイズ検出回路、１２，５３ 定電圧源、１
３，５４ コンパレータ、１４ ノイズ検出信号、１
５，２１，２９ Ａ／Ｄ動作制御回路、１６ ビットシ
フト信号、２２ スタート信号、２３ 汎用カウンタ、
２４ エンド信号、２５ Ａ／Ｄストップ＿ビットシフ
ト信号、２７，３１ ＣＰＵ、２８ Ａ／Ｄ変換結果デ
ータ、４１ ＵＳＢデバイス、４２ＵＳＢケーブル、４
３ ＵＳＢホスト、５１ ＵＳＢ通信信号Ｄ−、５２
エッジ検出回路、５５ エッジ検出信号。
／Ｄ変換モジュール、４，１８，２６ Ａ／Ｄ制御回
路、１１ ノイズ検出回路、１２，５３ 定電圧源、１
３，５４ コンパレータ、１４ ノイズ検出信号、１
５，２１，２９ Ａ／Ｄ動作制御回路、１６ ビットシ
フト信号、２２ スタート信号、２３ 汎用カウンタ、
２４ エンド信号、２５ Ａ／Ｄストップ＿ビットシフ
ト信号、２７，３１ ＣＰＵ、２８ Ａ／Ｄ変換結果デ
ータ、４１ ＵＳＢデバイス、４２ＵＳＢケーブル、４
３ ＵＳＢホスト、５１ ＵＳＢ通信信号Ｄ−、５２
エッジ検出回路、５５ エッジ検出信号。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 久保 憲司
兵庫県伊丹市中央３丁目１番17号 三菱電
機システムエル・エス・アイ・デザイン株
式会社内
Ｆターム(参考） 5J022 AA01 BA02 BA06 CE05 CF01
Claims (8)
- 【請求項１】 Ａ／Ｄ変換基準電圧にノイズを検出した
場合にノイズ検出信号を発生するノイズ検出回路と、 上記ノイズ検出回路からのノイズ検出信号に応じてビッ
トシフト信号を発生するＡ／Ｄ動作制御回路と、 Ａ／Ｄ変換基準電圧に基づいてＡ／Ｄ変換し、上記Ａ／
Ｄ動作制御回路からのビットシフト信号に応じてノイズ
の影響を受けているＡ／Ｄ変換結果ビットを捨てると共
にその残りのＡ／Ｄ変換結果ビットを保持し、その捨て
られたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開する
Ａ／Ｄ変換モジュールとを備えたＡ／Ｄ変換器。 - 【請求項２】 汎用カウンタを備え、 Ａ／Ｄ動作制御回路は、ノイズ検出回路からのノイズ検
出信号に応じてスタート信号を発生すると共に、そのス
タート信号の発生から上記汎用カウンタからのエンド信
号の受信までの間に有意なＡ／Ｄストップ＿ビットシフ
ト信号を発生し、 上記汎用カウンタは、上記Ａ／Ｄ動作制御回路からのス
タート信号に応じて一定時間のカウントを開始し、カウ
ント終了後にエンド信号を発生し、 Ａ／Ｄ変換モジュールは、上記Ａ／Ｄ動作制御回路から
の有意なＡ／Ｄストップ＿ビットシフト信号に応じてノ
イズの影響を受けているＡ／Ｄ変換結果ビットを捨てる
と共にその残りのＡ／Ｄ変換結果ビットを保持し、その
Ａ／Ｄ動作制御回路からの無意なＡ／Ｄストップ＿ビッ
トシフト信号に応じてその捨てられたＡ／Ｄ変換結果ビ
ットからＡ／Ｄ変換を再開することを特徴とする請求項
１記載のＡ／Ｄ変換器。 - 【請求項３】 ＣＰＵを備え、 Ａ／Ｄ動作制御回路は、ノイズ検出回路からのノイズ検
出信号に応じてスタート信号を発生すると共に、そのス
タート信号の発生から上記ＣＰＵからのエンド信号の受
信までの間に有意なＡ／Ｄストップ＿ビットシフト信号
を発生し、上記ＣＰＵは、上記Ａ／Ｄ動作制御回路から
のスタート信号に応じてソフトウェア上で一定時間のカ
ウントを開始し、カウント終了後にエンド信号を発生
し、 Ａ／Ｄ変換モジュールは、上記Ａ／Ｄ動作制御回路から
の有意なＡ／Ｄストップ＿ビットシフト信号に応じてノ
イズの影響を受けているＡ／Ｄ変換結果ビットを捨てる
と共にその残りのＡ／Ｄ変換結果ビットを保持し、その
Ａ／Ｄ動作制御回路からの無意なＡ／Ｄストップ＿ビッ
トシフト信号に応じてその捨てられたＡ／Ｄ変換結果ビ
ットからＡ／Ｄ変換を再開することを特徴とする請求項
１記載のＡ／Ｄ変換器。 - 【請求項４】 Ａ／Ｄ変換基準電圧にノイズを検出した
場合にノイズ検出信号を発生するノイズ検出回路と、 Ａ／Ｄ変換基準電圧に基づいてＡ／Ｄ変換し、Ａ／Ｄ変
換結果データを出力するＡ／Ｄ変換モジュールと、 上記ノイズ検出回路からのノイズ検出信号、および上記
Ａ／Ｄ変換モジュールからのＡ／Ｄ変換結果データに応
じて、ノイズの影響を受けたＡ／Ｄ変換結果ビットを判
定し、Ａ／Ｄ変換結果データと共にその信頼度情報を出
力するＡ／Ｄ動作制御回路とを備えたＡ／Ｄ変換器。 - 【請求項５】 ＵＳＢ通信信号のエッジを検出し、ＵＳ
Ｂ通信の発生を検出した場合にエッジ検出信号を発生す
るエッジ検出回路と、 上記エッジ検出回路からのエッジ検出信号に応じてビッ
トシフト信号を発生するＡ／Ｄ動作制御回路と、 ＵＳＢ通信されたＡ／Ｄ変換基準電圧に基づいてＡ／Ｄ
変換し、上記Ａ／Ｄ動作制御回路からのビットシフト信
号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビ
ットを捨てると共にその残りのＡ／Ｄ変換結果ビットを
保持し、その捨てられたＡ／Ｄ変換結果ビットからＡ／
Ｄ変換を再開するＡ／Ｄ変換モジュールとを備えたＡ／
Ｄ変換器。 - 【請求項６】 汎用カウンタを備え、 Ａ／Ｄ動作制御回路は、エッジ検出回路からのエッジ検
出信号に応じてスタート信号を発生すると共に、そのス
タート信号の発生から上記汎用カウンタからのエンド信
号の受信までの間に有意なＡ／Ｄストップ＿ビットシフ
ト信号を発生し、 上記汎用カウンタは、上記Ａ／Ｄ動作制御回路からのス
タート信号に応じて一定時間のカウントを開始し、カウ
ント終了後にエンド信号を発生し、 Ａ／Ｄ変換モジュールは、上記Ａ／Ｄ動作制御回路から
の有意なＡ／Ｄストップ＿ビットシフト信号に応じてノ
イズの影響を受けているＡ／Ｄ変換結果ビットを捨てる
と共にその残りのＡ／Ｄ変換結果ビットを保持し、その
Ａ／Ｄ動作制御回路からの無意なＡ／Ｄストップ＿ビッ
トシフト信号に応じてその捨てられたＡ／Ｄ変換結果ビ
ットからＡ／Ｄ変換を再開することを特徴とする請求項
５記載のＡ／Ｄ変換器。 - 【請求項７】 ＣＰＵを備え、 Ａ／Ｄ動作制御回路は、エッジ検出回路からのエッジ検
出信号に応じてスタート信号を発生すると共に、そのス
タート信号の発生から上記ＣＰＵからのエンド信号の受
信までの間に有意なＡ／Ｄストップ＿ビットシフト信号
を発生し、 上記ＣＰＵは、上記Ａ／Ｄ動作制御回路からのスタート
信号に応じてソフトウェア上で一定時間のカウントを開
始し、カウント終了後にエンド信号を発生し、 Ａ／Ｄ変換モジュールは、上記Ａ／Ｄ動作制御回路から
の有意なＡ／Ｄストップ＿ビットシフト信号に応じてノ
イズの影響を受けているＡ／Ｄ変換結果ビットを捨てる
と共にその残りのＡ／Ｄ変換結果ビットを保持し、その
Ａ／Ｄ動作制御回路からの無意なＡ／Ｄストップ＿ビッ
トシフト信号に応じてその捨てられたＡ／Ｄ変換結果ビ
ットからＡ／Ｄ変換を再開することを特徴とする請求項
５記載のＡ／Ｄ変換器。 - 【請求項８】 ＵＳＢ通信信号のエッジを検出し、ＵＳ
Ｂ通信の発生を検出した場合にエッジ検出信号を発生す
るエッジ検出回路と、 ＵＳＢ通信されたＡ／Ｄ変換基準電圧に基づいてＡ／Ｄ
変換し、Ａ／Ｄ変換結果データを出力するＡ／Ｄ変換モ
ジュールと、 上記エッジ検出回路からのエッジ検出信号、および上記
Ａ／Ｄ変換モジュールからのＡ／Ｄ変換結果データに応
じて、ノイズの影響を受けたＡ／Ｄ変換結果ビットを判
定し、Ａ／Ｄ変換結果データと共にその信頼度情報を出
力するＡ／Ｄ動作制御回路とを備えたＡ／Ｄ変換器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002124722A JP3889659B2 (ja) | 2002-04-25 | 2002-04-25 | Ａ／ｄ変換器 |
| US10/326,055 US6639540B1 (en) | 2002-04-25 | 2002-12-23 | A/D converter with noise elimination function |
| KR10-2003-0015605A KR20030084580A (ko) | 2002-04-25 | 2003-03-13 | 노이즈 제거 기능을 가진 ａ/ｄ 변환기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002124722A JP3889659B2 (ja) | 2002-04-25 | 2002-04-25 | Ａ／ｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003318733A true JP2003318733A (ja) | 2003-11-07 |
| JP3889659B2 JP3889659B2 (ja) | 2007-03-07 |
Family
ID=29243726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002124722A Expired - Fee Related JP3889659B2 (ja) | 2002-04-25 | 2002-04-25 | Ａ／ｄ変換器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6639540B1 (ja) |
| JP (1) | JP3889659B2 (ja) |
| KR (1) | KR20030084580A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007096377A (ja) * | 2005-09-27 | 2007-04-12 | Ge Medical Systems Global Technology Co Llc | 突発ノイズ削除装置 |
| JP2012004727A (ja) * | 2010-06-15 | 2012-01-05 | Sony Corp | 固体撮像素子およびカメラシステム |
| JP2015133631A (ja) * | 2014-01-14 | 2015-07-23 | 三菱電機株式会社 | アナログデジタル変換装置 |
| JP2016128967A (ja) * | 2015-01-09 | 2016-07-14 | 住友電気工業株式会社 | 電子機器 |
| JP2017077020A (ja) * | 2016-12-20 | 2017-04-20 | ルネサスエレクトロニクス株式会社 | 集積回路 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004025300A1 (de) * | 2004-05-19 | 2005-12-15 | Micronas Gmbh | Vorrichtung und Verfahren zur Rauschunterdrückung |
| JP2013191976A (ja) * | 2012-03-13 | 2013-09-26 | Renesas Electronics Corp | 集積回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3288694B2 (ja) * | 1990-06-11 | 2002-06-04 | 沖電気工業株式会社 | マイクロコンピュータ |
| JP2777291B2 (ja) * | 1991-04-30 | 1998-07-16 | 株式会社東芝 | アナログ・ディジタル混在集積回路 |
| CA2506118C (en) * | 1991-05-29 | 2007-11-20 | Microsoft Corporation | Electronic signal encoding and decoding |
| JPH0895710A (ja) * | 1994-09-26 | 1996-04-12 | Fujitsu Ltd | Ａｄコンバータの制御装置及び制御方法 |
| JP2001111422A (ja) | 1999-10-13 | 2001-04-20 | Meidensha Corp | 比較形ａ／ｄ変換回路 |
-
2002
- 2002-04-25 JP JP2002124722A patent/JP3889659B2/ja not_active Expired - Fee Related
- 2002-12-23 US US10/326,055 patent/US6639540B1/en not_active Expired - Fee Related
-
2003
- 2003-03-13 KR KR10-2003-0015605A patent/KR20030084580A/ko not_active Application Discontinuation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007096377A (ja) * | 2005-09-27 | 2007-04-12 | Ge Medical Systems Global Technology Co Llc | 突発ノイズ削除装置 |
| JP4629542B2 (ja) * | 2005-09-27 | 2011-02-09 | ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー | 突発ノイズ削除装置 |
| JP2012004727A (ja) * | 2010-06-15 | 2012-01-05 | Sony Corp | 固体撮像素子およびカメラシステム |
| JP2015133631A (ja) * | 2014-01-14 | 2015-07-23 | 三菱電機株式会社 | アナログデジタル変換装置 |
| JP2016128967A (ja) * | 2015-01-09 | 2016-07-14 | 住友電気工業株式会社 | 電子機器 |
| JP2017077020A (ja) * | 2016-12-20 | 2017-04-20 | ルネサスエレクトロニクス株式会社 | 集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030084580A (ko) | 2003-11-01 |
| US6639540B1 (en) | 2003-10-28 |
| US20030201925A1 (en) | 2003-10-30 |
| JP3889659B2 (ja) | 2007-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6363031B2 (en) | Circuit, architecture and method for reducing power consumption in a synchronous integrated circuit | |
| US7797557B2 (en) | Method of and device for detecting a cable connection with a root hub | |
| US6833738B2 (en) | Signal reception circuit, data transfer control device and electronic equipment | |
| JP2003318733A (ja) | Ａ／ｄ変換器 | |
| US6653870B2 (en) | Signal detection circuit, data transfer control device and electronic equipment | |
| JP2921494B2 (ja) | 発振回路 | |
| JPH09211156A (ja) | タイマ装置 | |
| JPH08139575A (ja) | パルス出力回路 | |
| CN111338450A (zh) | 一种芯片复位电路及芯片 | |
| US20110242718A1 (en) | Protection circuit for central processing unit | |
| JPH06232699A (ja) | パルス発生装置 | |
| JPH0561573A (ja) | 情報処理装置および電源制御方法 | |
| JP2985582B2 (ja) | クロック回路 | |
| JP2008077184A (ja) | 割り込み制御回路 | |
| JP3406418B2 (ja) | 電源異常割込信号検出回路 | |
| JP3132611B2 (ja) | トリガ回路 | |
| JP2001356917A (ja) | パルス判定装置 | |
| JP4016225B2 (ja) | モノマルチ回路 | |
| JP2583359B2 (ja) | 電源電圧監視回路 | |
| JPS62269240A (ja) | ノイズ除去装置 | |
| JP2004086732A (ja) | 情報処理装置及びノイズ除去回路 | |
| JP2979918B2 (ja) | 割り込み検出回路 | |
| JPH07152460A (ja) | 電圧検出リセット回路 | |
| JP2007156574A (ja) | 画像形成装置 | |
| JPS62260213A (ja) | 電子機器のリセット装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050406 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060314 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060410 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061128 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061130 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |