JP3132611B2 - トリガ回路 - Google Patents
トリガ回路Info
- Publication number
- JP3132611B2 JP3132611B2 JP05116894A JP11689493A JP3132611B2 JP 3132611 B2 JP3132611 B2 JP 3132611B2 JP 05116894 A JP05116894 A JP 05116894A JP 11689493 A JP11689493 A JP 11689493A JP 3132611 B2 JP3132611 B2 JP 3132611B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- comparator
- trigger
- slew rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【0001】
【産業上の利用分野】本発明は、トリガ回路に関し、詳
しくは、入力信号の立ち上がり状態によってトリガをか
けることが可能なトリガ回路に関するものである。
しくは、入力信号の立ち上がり状態によってトリガをか
けることが可能なトリガ回路に関するものである。
【0002】
【従来の技術】従来のトリガ回路は、入力信号とある設
定された電圧値との大小関係が遷移する点を検出し、こ
の状態で、立ち上がり信号を出力する等して、トリガ信
号を出力していた。このような従来のトリガ回路を用い
て、図4に示すような、スリーステートバスドライバー
の回路の出力信号の変動を観測する場合について説明す
る。図4に示す回路内の端子Aおよび端子Bに、図5の
A入力およびB入力に示す論理信号を入力し、その出力
Yのうち状態に示す部分を観測したいとする。しかし
ながら、図4に示す、従来のトリガ回路であれば、レベ
ルを検出するのみであるので、状態および状態の両
者が検出されることになり、状態だけ特別に除外する
ことは困難であった。
定された電圧値との大小関係が遷移する点を検出し、こ
の状態で、立ち上がり信号を出力する等して、トリガ信
号を出力していた。このような従来のトリガ回路を用い
て、図4に示すような、スリーステートバスドライバー
の回路の出力信号の変動を観測する場合について説明す
る。図4に示す回路内の端子Aおよび端子Bに、図5の
A入力およびB入力に示す論理信号を入力し、その出力
Yのうち状態に示す部分を観測したいとする。しかし
ながら、図4に示す、従来のトリガ回路であれば、レベ
ルを検出するのみであるので、状態および状態の両
者が検出されることになり、状態だけ特別に除外する
ことは困難であった。
【0003】
【発明が解決しようとする課題】このため、信号の立ち
上がり具合の変動によって、トリガをかけて観測するこ
とが困難であるという問題がある。本発明はこの課題を
解決し、測定対象の信号の立ち上がり時間を条件として
トリガ信号が出力されるトリガ回路を実現することを目
的とする。
上がり具合の変動によって、トリガをかけて観測するこ
とが困難であるという問題がある。本発明はこの課題を
解決し、測定対象の信号の立ち上がり時間を条件として
トリガ信号が出力されるトリガ回路を実現することを目
的とする。
【0004】
【課題を解決するための手段】本発明は、入力信号の振
幅値と第1の設定電圧とを比較しその大小関係を出力す
る第1の比較器と、入力信号の振幅値と第2の設定電圧
とを比較しその大小関係を出力する第2の比較器と、前
記第1の比較器の出力の立ち上がりから設定時間経過後
にスルーレート検出用信号をハイレベル若しくはローレ
ベルにする時間幅測定手段と、前記時間幅測定手段から
のスルーレート検出用信号がハイレベルの時に前記第2
の比較器の出力の立ち上がりに同期してトリガ信号を出
力するトリガ信号出力手段とを設け、前記第1の比較器
及び前記第2の比較器の出力の立ち上がりの間隔が広い
若しくは狭い場合に前記トリガ信号を発生させることを
特徴とするトリガ回路である。
幅値と第1の設定電圧とを比較しその大小関係を出力す
る第1の比較器と、入力信号の振幅値と第2の設定電圧
とを比較しその大小関係を出力する第2の比較器と、前
記第1の比較器の出力の立ち上がりから設定時間経過後
にスルーレート検出用信号をハイレベル若しくはローレ
ベルにする時間幅測定手段と、前記時間幅測定手段から
のスルーレート検出用信号がハイレベルの時に前記第2
の比較器の出力の立ち上がりに同期してトリガ信号を出
力するトリガ信号出力手段とを設け、前記第1の比較器
及び前記第2の比較器の出力の立ち上がりの間隔が広い
若しくは狭い場合に前記トリガ信号を発生させることを
特徴とするトリガ回路である。
【0005】
【作用】測定対象の信号の設定されたレベル間の遷移時
間を測定し、その時間幅によってトリガ信号を出力する
ことで、入力信号のスルーレートによって、トリガ信号
を得ることが可能となる。
間を測定し、その時間幅によってトリガ信号を出力する
ことで、入力信号のスルーレートによって、トリガ信号
を得ることが可能となる。
【0006】
【実施例】図1は、本発明の一実施例の構成図である。
図において、1および2はコンパレータで、入力信号と
設定信号との値の一致を検出する。すなわち、コンパレ
ータ1,2では、入力信号よりも設定信号の値がHレベ
ルのときは、Lレベルの信号を出力し、入力信号よりも
設定信号の値がLレベルのときは、Hレベルの信号を出
力する。従って、入力信号と設定信号との値が一致した
ことは、コンパレータ1,2の信号の立ち上がりもしく
は立ち下がりで示される。3は時間幅測定手段である。
コンパレータ1から入力した信号が立ち上がりを示した
ときから時間測定を開始し、一定時間経過の後、スルー
レート検出用信号を出力する。具体的には、切り換え手
段31,34、積分器32、2端子出力の比較器33及
び電流源35からなる。4はトリガ信号出力手段で、時
間幅測定手段3からのスルーレート検出用信号とコンパ
レータ2からの信号を入力し、時間幅測定手段3からの
スルーレート検出用信号の値に基づきトリガ信号を出力
する。このトリガ信号出力手段4は具体的には、フリッ
プフロップで構成し、切り換え手段34からの出力は、
フリップフロップのデータ端子に入力し、コンパレータ
2の出力をクロック端子に入力する。また、このフリッ
プフロップの出力がトリガ信号となる。
図において、1および2はコンパレータで、入力信号と
設定信号との値の一致を検出する。すなわち、コンパレ
ータ1,2では、入力信号よりも設定信号の値がHレベ
ルのときは、Lレベルの信号を出力し、入力信号よりも
設定信号の値がLレベルのときは、Hレベルの信号を出
力する。従って、入力信号と設定信号との値が一致した
ことは、コンパレータ1,2の信号の立ち上がりもしく
は立ち下がりで示される。3は時間幅測定手段である。
コンパレータ1から入力した信号が立ち上がりを示した
ときから時間測定を開始し、一定時間経過の後、スルー
レート検出用信号を出力する。具体的には、切り換え手
段31,34、積分器32、2端子出力の比較器33及
び電流源35からなる。4はトリガ信号出力手段で、時
間幅測定手段3からのスルーレート検出用信号とコンパ
レータ2からの信号を入力し、時間幅測定手段3からの
スルーレート検出用信号の値に基づきトリガ信号を出力
する。このトリガ信号出力手段4は具体的には、フリッ
プフロップで構成し、切り換え手段34からの出力は、
フリップフロップのデータ端子に入力し、コンパレータ
2の出力をクロック端子に入力する。また、このフリッ
プフロップの出力がトリガ信号となる。
【0007】このような構成における動作について図3
を用いて説明する。図3において(a)〜(g)は各々、図1
内の各地点における動作を示す。(a)は入力信号を示
す。(b)はコンパレータ1で検出するための設定電圧1
である。(c)はコンパレータ2で検出するための設定電
圧2である。(d)はコンパレータ1の出力、(e)はコンパ
レータ2の出力である。(f)は切り換え手段34からの
出力、(g)はトリガ信号出力手段から出力されるトリガ
信号である。
を用いて説明する。図3において(a)〜(g)は各々、図1
内の各地点における動作を示す。(a)は入力信号を示
す。(b)はコンパレータ1で検出するための設定電圧1
である。(c)はコンパレータ2で検出するための設定電
圧2である。(d)はコンパレータ1の出力、(e)はコンパ
レータ2の出力である。(f)は切り換え手段34からの
出力、(g)はトリガ信号出力手段から出力されるトリガ
信号である。
【0008】このときの切り換え手段34では、比較器
33の出力は、正の出力(U)を選択してスルーレート
検出用信号(f)となるように設定されているものとす
る。また、図3の(f)−1,(g)−1,に動作が示される
ものとする。まず、入力信号(a)が設定電圧1(b)の値よ
りも大きくなるところで、コンパレータ1の出力(d)は
立ち上がる。この立ち上がりにより、切り換え手段31
では接地レベルから、定電流源35に切り換わる。これ
により、積分器32の出力は増大し、一定時間tの後、
比較器33に入力されている設定時間用の電圧を超えた
ときに、スルーレート検出用信号(f)は立ち上がる。一
方、入力信号(a)が設定電圧2(c)の値よりも大きくなる
ところで、コンパレータ2の出力(e)は立ち上がる。
33の出力は、正の出力(U)を選択してスルーレート
検出用信号(f)となるように設定されているものとす
る。また、図3の(f)−1,(g)−1,に動作が示される
ものとする。まず、入力信号(a)が設定電圧1(b)の値よ
りも大きくなるところで、コンパレータ1の出力(d)は
立ち上がる。この立ち上がりにより、切り換え手段31
では接地レベルから、定電流源35に切り換わる。これ
により、積分器32の出力は増大し、一定時間tの後、
比較器33に入力されている設定時間用の電圧を超えた
ときに、スルーレート検出用信号(f)は立ち上がる。一
方、入力信号(a)が設定電圧2(c)の値よりも大きくなる
ところで、コンパレータ2の出力(e)は立ち上がる。
【0009】前記、スルーレート検出用信号(f)はトリ
ガ信号検出手段4であるフリップフロップのデータ端子
に入力されるから、スルーレート検出用信号(f)が、H
レベルの状態であれば、コンパレータ2の出力である
(e)の立ち上がりで、トリガ信号出力手段4の出力は、
立ち上がり信号となる。すなわち、の状態では、スル
ーレート検出用信号(f)−1が、Lレベルの状態である
ので、コンパレータ2の出力である(e)が立ち上がって
もトリガ信号検出手段4の出力(g)−1は変動せず、
の状態では、スルーレート検出用信号(f)−1が、Hレ
ベルの状態であるので、コンパレータ2の出力である
(e)が立ち上がることにより、トリガ信号検出手段4の
出力(g)−1は立ち上がる。この立ち上がりにて、トリ
ガがかけられる。これにより、入力信号のスルーレート
がある設定よりも遅い場合に、トリガをかけることが可
能となる。また、コンパレータ1の出力(d)がLレベル
になることで、切り換え手段31が切り換わり、接地さ
れるから、比較器33には接地レベルが入力される。従
って、時間幅測定手段3におけるカウントがリセットさ
れる。
ガ信号検出手段4であるフリップフロップのデータ端子
に入力されるから、スルーレート検出用信号(f)が、H
レベルの状態であれば、コンパレータ2の出力である
(e)の立ち上がりで、トリガ信号出力手段4の出力は、
立ち上がり信号となる。すなわち、の状態では、スル
ーレート検出用信号(f)−1が、Lレベルの状態である
ので、コンパレータ2の出力である(e)が立ち上がって
もトリガ信号検出手段4の出力(g)−1は変動せず、
の状態では、スルーレート検出用信号(f)−1が、Hレ
ベルの状態であるので、コンパレータ2の出力である
(e)が立ち上がることにより、トリガ信号検出手段4の
出力(g)−1は立ち上がる。この立ち上がりにて、トリ
ガがかけられる。これにより、入力信号のスルーレート
がある設定よりも遅い場合に、トリガをかけることが可
能となる。また、コンパレータ1の出力(d)がLレベル
になることで、切り換え手段31が切り換わり、接地さ
れるから、比較器33には接地レベルが入力される。従
って、時間幅測定手段3におけるカウントがリセットさ
れる。
【0010】次に切り換え手段34で、比較器33の出
力は、負の出力(L)を選択してスルーレート検出用信
号(f)となるように設定されている場合について説明す
る。このときは、図3の(f)−2,(g)−2に動作が示さ
れるものとする。また、このときのスルーレート検出用
信号(f)−2は前述のスルーレート検出用信号(f)−1の
反転したものである。この場合では、の状態では、ス
ルーレート検出用信号(f)−2が、Hレベルの状態であ
るので、コンパレータ2の出力である(e)が立ち上がり
でトリガ信号検出手段4の出力(g)−2が立ち上がり、
の状態では、スルーレート検出用信号(f)−2が、L
レベルの状態であるので、コンパレータ2の出力である
(e)が立ち上がっても、トリガ信号検出手段4の出力(g)
−2は変動しない。このような条件にあっては、の状
態において、トリガがかけられる。これにより、入力信
号のスルーレートがある設定よりも早い場合に、トリガ
をかけることが可能となる。
力は、負の出力(L)を選択してスルーレート検出用信
号(f)となるように設定されている場合について説明す
る。このときは、図3の(f)−2,(g)−2に動作が示さ
れるものとする。また、このときのスルーレート検出用
信号(f)−2は前述のスルーレート検出用信号(f)−1の
反転したものである。この場合では、の状態では、ス
ルーレート検出用信号(f)−2が、Hレベルの状態であ
るので、コンパレータ2の出力である(e)が立ち上がり
でトリガ信号検出手段4の出力(g)−2が立ち上がり、
の状態では、スルーレート検出用信号(f)−2が、L
レベルの状態であるので、コンパレータ2の出力である
(e)が立ち上がっても、トリガ信号検出手段4の出力(g)
−2は変動しない。このような条件にあっては、の状
態において、トリガがかけられる。これにより、入力信
号のスルーレートがある設定よりも早い場合に、トリガ
をかけることが可能となる。
【0011】図2は図1における時間幅測定手段3の別
の具体例である。図2において、35はスタータブルオ
ッシレータ、36はカウンタ、37はインバータであ
る。この場合、コンパレータ1の出力(d)は、スタータ
ブルオッシレータ35の発振開始のための信号となり、
またカウンタ36におけるイネーブル信号となる。この
コンパレータ1の出力(d)がHレベルになることで、ス
タータブルオッシレータ35からはクロックが出力さ
れ、カウンタ36ではカウントを開始する。この実施例
では、カウンタ36に入力される設定は、デジタル値に
て与えられる。カウンタ36では、設定時間として入力
されたデジタル値分、スタータブルオッシレータ35か
らのクロックをカウントすると、桁上がり信号を出力す
る。この実施例においては、この桁上がり信号をスルー
レート検出信号(f)として用い、図1の構成と同様の動
作を行う。また、コンパレータ1の出力がLレベルにな
ることで、スタータブルオッシレータ35からのクロッ
ク出力は停止し、カウンタ36はカウントをリセットす
る。
の具体例である。図2において、35はスタータブルオ
ッシレータ、36はカウンタ、37はインバータであ
る。この場合、コンパレータ1の出力(d)は、スタータ
ブルオッシレータ35の発振開始のための信号となり、
またカウンタ36におけるイネーブル信号となる。この
コンパレータ1の出力(d)がHレベルになることで、ス
タータブルオッシレータ35からはクロックが出力さ
れ、カウンタ36ではカウントを開始する。この実施例
では、カウンタ36に入力される設定は、デジタル値に
て与えられる。カウンタ36では、設定時間として入力
されたデジタル値分、スタータブルオッシレータ35か
らのクロックをカウントすると、桁上がり信号を出力す
る。この実施例においては、この桁上がり信号をスルー
レート検出信号(f)として用い、図1の構成と同様の動
作を行う。また、コンパレータ1の出力がLレベルにな
ることで、スタータブルオッシレータ35からのクロッ
ク出力は停止し、カウンタ36はカウントをリセットす
る。
【0012】
【発明の効果】以上詳細に説明したように、本発明によ
れば、入力信号のスルーレートを条件にして、トリガ信
号の発生を行うことが可能となり、図4で示した従来の
トリガ回路がもつ不都合さはなくなる。
れば、入力信号のスルーレートを条件にして、トリガ信
号の発生を行うことが可能となり、図4で示した従来の
トリガ回路がもつ不都合さはなくなる。
【図1】本発明の一実施例の構成図である。
【図2】本発明の実施例の要部の応用例である。
【図3】本発明の実施例の動作の説明図である。
【図4】従来例の説明図である。
【図5】従来例の動作の説明図である。
1,2 コンパレータ 3 時間幅測定手段 4 トリガ信号出力手段
Claims (1)
- 【請求項1】入力信号の振幅値と第1の設定電圧とを比
較しその大小関係を出力する第1の比較器と、 入力信号の振幅値と第2の設定電圧とを比較しその大小
関係を出力する第2の比較器と、 前記第1の比較器の出力の立ち上がりから設定時間経過
後にスルーレート検出用信号をハイレベル若しくはロー
レベルにする時間幅測定手段と、 前記時間幅測定手段からのスルーレート検出用信号がハ
イレベルの時に前記第2の比較器の出力の立ち上がりに
同期してトリガ信号を出力するトリガ信号出力手段とを
設け、 前記第1の比較器及び前記第2の比較器の出力の立ち上
がりの間隔が広い若しくは狭い場合に前記トリガ信号を
発生させる ことを特徴とするトリガ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05116894A JP3132611B2 (ja) | 1993-05-19 | 1993-05-19 | トリガ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05116894A JP3132611B2 (ja) | 1993-05-19 | 1993-05-19 | トリガ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06334499A JPH06334499A (ja) | 1994-12-02 |
JP3132611B2 true JP3132611B2 (ja) | 2001-02-05 |
Family
ID=14698274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05116894A Expired - Fee Related JP3132611B2 (ja) | 1993-05-19 | 1993-05-19 | トリガ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3132611B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5210226B2 (ja) * | 2009-03-31 | 2013-06-12 | ラピスセミコンダクタ株式会社 | 信号状態報知装置、変化回路機能判定装置、信号状態報知方法、及び変化回路機能判定方法 |
-
1993
- 1993-05-19 JP JP05116894A patent/JP3132611B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06334499A (ja) | 1994-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5442278A (en) | Apparatus for detecting the frequency of an input signal by counting pulses during an input signal cycle | |
JPH0456488B2 (ja) | ||
US6469544B2 (en) | Device for detecting abnormality of clock signal | |
JP3132611B2 (ja) | トリガ回路 | |
JP2581735B2 (ja) | 停電検出装置 | |
US6950375B2 (en) | Multi-phase clock time stamping | |
EP0673121B1 (en) | Phase lock detector | |
JP2998650B2 (ja) | 分周器用dc選別回路 | |
JPH10117484A (ja) | 常時商用給電型交流無停電電源回路 | |
JP2003143011A (ja) | アナログ−ディジタル変換回路 | |
JP2687349B2 (ja) | ディジタルpll回路 | |
JPH0749422Y2 (ja) | 電圧監視回路 | |
JP3694977B2 (ja) | 位相比較器 | |
JP2599759B2 (ja) | フリップフロップテスト方式 | |
SU1335893A1 (ru) | Коммутационный преобразователь фаза-код | |
JP2955038B2 (ja) | Pwm波形発生回路 | |
KR930004087B1 (ko) | 디지탈 신호 천이 검출회로 | |
JPH07235863A (ja) | 遅延回路 | |
JPH06269158A (ja) | 電源装置 | |
JP2658527B2 (ja) | 停電検出回路 | |
JPH07333260A (ja) | 電流センサのオフセット除去回路 | |
JPH02272820A (ja) | 単安定マルチバイブレータ | |
JPH10240374A (ja) | クロック異常検出回路 | |
JPH06125254A (ja) | クロック断検出回路 | |
JP2888264B2 (ja) | ピークサンプル出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071124 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |