JP2003143011A

JP2003143011A - アナログ−ディジタル変換回路

Info

Publication number: JP2003143011A
Application number: JP2001339873A
Authority: JP
Inventors: Shigeru Kamiya; 茂神谷
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2001-11-05
Filing date: 2001-11-05
Publication date: 2003-05-16

Abstract

(57)【要約】【課題】マイナスの基準電源を必要としないＡ−Ｄ変
換回路を提供する。【解決手段】レベルシフト手段７は、アナログ入力信
号を第２の基準電圧信号Ｖｒｅｆ２でレベルシフトす
る。アナログスイッチ４がオフの場合、レベルシフト手
段７の出力電圧と接続する入力抵抗Ｒｉによって決まる
電流が積分コンデンサＣｉに流れて演算増幅器１の出力
電圧が下降し、オンの場合、演算増幅器１の出力電圧が
上昇する。比較器２は、演算増幅器１の出力電圧が第１
の基準電圧信号Ｖｒｅｆ１より低くなると、出力を“Ｌ
ｏｗ”にする。フリップフロップ３は、クロック信号に
同期して比較器の出力が“Ｌｏｗ”となった場合に、反
転出力を“Ｈｉｇｈ”にし、次のクロック信号に同期し
て“Ｌｏｗ”にするという出力パルス信号を生成する。
データカウンタ５は、タイムベースカウンタ６の計測す
る一定時間の間に入力するフリップフロップの出力パル
ス信号をカウントし、アナログ入力信号に応じたカウン
ト値（ディジタル値）を出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＡ−Ｄ変換回路に関
し、特に同期型電荷平衡方式Ｖ−Ｆ変換回路を用いたＡ
−Ｄ変換回路に関する。

【０００２】

【従来の技術】入力電圧値をディジタル値に変換するア
ナログ−ディジタル（Ａ−Ｄ）変換回路において、同期
型電荷平衡方式を用いた電圧−周波数（Ｖ−Ｆ）変換回
路が用いられているものがある。

【０００３】図６は、従来のＶ−Ｆ変換回路を用いたＡ
−Ｄ変換回路のブロック図である。Ａ−Ｄ変換回路は、
演算増幅器１、比較器２、フリップフロップ３、アナロ
グスイッチ４、入力抵抗Ｒｉ、基準抵抗Ｒｒｅｆ、積分
コンデンサＣｉ、マイナス基準電源−Ｖｒｅｆ、データ
カウンタ５及びタイムベースカウンタ６から構成され
る。カウンタを除いた、フリップフロップ３までのブロ
ックで表されるＶ−Ｆ変換部分は、一般的に電荷平衡方
式と呼ばれている。

【０００４】演算増幅器１は、積分コンデンサＣｉの片
端が反転入力端子、もう一方が出力端子に接続されてい
る。また、反転入力端子には、入力電圧Ｖｉｎに接続す
る入力抵抗Ｒｉと、アナログスイッチ４を介してマイナ
ス基準電源−Ｖｒｅｆに接続する基準抵抗Ｒｒｅｆと、
が接続しており、非反転入力端子は、０Ｖに接地されて
いる。演算増幅器１の出力（三角波）は、比較器２の入
力側に接続しており、比較器２は、演算増幅器１の出力
Ｖｏｕｔと０Ｖとを比較し、結果をフリップフロップ３
へ出力（方形波）する。フリップフロップ３の入力側の
一方は比較器２の出力と接続し、他方はクロック信号を
入力している。フリップフロップ３の出力端子（反転出
力）は、アナログスイッチ４とデータカウンタ５とに接
続する。アナログスイッチ４は、フリップフロップ３の
反転出力信号が１の場合にマイナス基準電源−Ｖｒｅｆ
と基準抵抗Ｒｒｅｆの接続をオンし、反転出力信号が０
の場合に接続をオフする。データカウンタ５は、フリッ
プフロップ３の出力端子（反転出力）とタイムベースカ
ウンタ６の出力端子に接続し、タイムベースカウンタ６
の計測する一定時間のフリップフロップ３の出力パルス
信号（反転出力）をカウントし、カウント値ｎを出力す
る。タイムベースカウンタ６は、クロックとスタート信
号を入力し、クロック信号をカウントして一定時間を計
測する。ここではフリップフロップについて述べたが、
比較器の出力とクロック信号とに同期して信号を出力す
るタイミング制御回路であればよい。

【０００５】このようなＡ−Ｄ変換回路の動作を説明す
る。図７は、従来のＡ−Ｄ変換回路の動作波形図であ
る。入力段の演算増幅器１は、積分器として動作する。
アナログスイッチ４がオフの時、演算増幅器１の入力に
正の電圧Ｖｉｎが加わると、入力電圧Ｖｉｎと入力抵抗
Ｒｉとによって決まる一定の電流が積分コンデンサＣｉ
に流れ、演算増幅器１の出力Ｖｏｕｔは、マイナス方向
に直線的に下降する。

【０００６】比較器２は、Ｖｏｕｔと０Ｖとを比較して
おり、Ｖｏｕｔが比較電圧（０Ｖ）より低くなると、比
較器２の出力が“Ｌｏｗ”になる。これに応じて、クロ
ック信号に同期してフリップフロップ３の反転出力が
“Ｈｉｇｈ”になり、アナログスイッチ４がオンにな
る。すると、マイナス基準電源−Ｖｒｅｆの電圧値と、
基準抵抗Ｒｒｅｆで定まる電流源が演算増幅器１により
構成される積分器に接続され、積分器の出力は上昇に転
じる。アナログスイッチ４がオンである時間幅は、クロ
ックの１周期（Ｔ）の時間幅となる。

【０００７】続いて、アナログスイッチ４がオフとな
り、最初の状態に戻る。以降、上記説明の動作が繰り返
され、平衡状態が保持される。タイムベースカウンタ６
は、スタート信号が入力してからクロックのカウントを
開始し、ある一定時間（測定時間）を計測する。データ
カウンタ５は、タイムベースカウンタ６が計測する一定
時間の間だけ、フリップフロップ３の出力パルス信号
（反転出力）をカウントする。

【０００８】平衡状態にあるとき、演算増幅器１の反転
入力端子は、０Ｖであり、入力電流は、Ｖｉｎ／Ｒｉで
あり、また積分コンデンサＣｉに充電される電荷と放電
される電荷とが等しいことから、

【０００９】

【数１】（Ｖｉｎ／Ｒｉ）・Ｔ・（Ｎ−ｎ）＝[（Ｖｒｅｆ／Ｒｒｅｆ）−（Ｖｉｎ／Ｒｉ）]・ｎ・Ｔ・・・・・・（１）

【００１０】

【数２】（Ｖｉｎ／Ｒｉ）・Ｔ・Ｎ＝（Ｖｒｅｆ／Ｒｒｅｆ）・Ｔ・ｎ・・・・・・（２）となる。ここで、Ｎは、測定区間のクロック数（タイム
ベースカウンタ６のカウント数：一定値）であり、ｎ
は、アナログスイッチ４がオンになっているときのクロ
ック数（データカウンタ５のカウント数）、Ｔはクロッ
クの周期である。

【００１１】また、（２）式より、

【００１２】

【数３】ｎ＝（Ｒｒｅｆ／Ｖｒｅｆ）・（Ｖｉｎ／Ｒｉ）・Ｔ・・・・・・（３）となり、入力電圧Ｖｉｎが、ディジタル値ｎに変換され
ることがわかる。

【００１３】

【発明が解決しようとする課題】しかし、従来のＶ−Ｆ
変換方式を用いたＡ−Ｄ変換回路は、マイナスの基準電
源−Ｖｒｅｆを必要としているため、ＩＣ化の際等に不
利であるという問題がある。

【００１４】上記の説明のように、従来のＡ−Ｄ変換回
路は、マイナスの基準電源−Ｖｒｅｆが必要であり、各
回路の動作電圧範囲も０Ｖ以下の負電圧範囲に及んでい
る。このように従来のＡ−Ｄ変換回路は正負両電源を必
要としており、このことは、特にこの回路をＩＣ化する
際の不利な条件となる。すなわち、ＩＣ化する場合、両
電源動作とすると、そのための回路増及びコスト増な
ど、問題となる場合が多い。

【００１５】また、従来のＡ−Ｄ変換回路では、演算増
幅器のオフセット電圧が、測定誤差を生じていた。この
ため、高精度な測定をするためにはオフセットの小さな
高精度演算増幅器が必要となり、やはりコスト増となる
という問題があった。

【００１６】本発明はこのような点に鑑みてなされたも
のであり、マイナスの基準電源を必要としないＡ−Ｄ変
換回路を提供することを目的とする。

【００１７】

【課題を解決するための手段】本発明では上記課題を解
決するために、同期型電荷平衡方式電圧−周波数（Ｖ−
Ｆ）変換回路を用いたアナログ−ディジタル（Ａ−Ｄ）
変換回路において、入力端子に所定のアナログ入力信号
が接続され、前記入力端子に入力する前記アナログ入力
信号の信号レベルを制御するレベルシフト量入力端子に
正極性の第２の基準電圧信号が接続するレベルシフト手
段と、反転入力端子と出力端子とが所定のコンデンサを
介して接続されるとともに、前記反転入力端子に所定の
抵抗を介した前記レベルシフト手段の出力信号と、所定
のアナログスイッチ及び抵抗を介した正極性の第１の基
準電圧信号と、が接続され、非反転入力端子に前記第２
の基準電圧信号が接続される演算増幅器と、非反転入力
端子に前記演算増幅器の出力端子が接続され、反転入力
端子に前記第１の基準電圧信号が接続される比較器と、
入力端子に前記比較器の出力端子が接続され、クロック
入力端子にクロック信号が接続されるフリップフロップ
と、制御入力端子に前記フリップフロップの反転出力端
子が接続され、前記フリップフロップの反転出力信号に
応じて前記第１の基準電圧信号と前記演算増幅器の反転
入力端子との接続をオンオフする前記アナログスイッチ
と、クロック入力端子に前記クロック信号が接続され、
計測開始入力端子に所定の計測開始信号が接続されるタ
イムベースカウンタと、入力端子に前記フリップフロッ
プの反転出力端子が接続され、カウンタ制御入力端子に
前記タイムベースカウンタの出力端子が接続され、前記
タイムベースカウンタの計測する一定時間の前記フリッ
プフロップの出力パルス信号をカウントするデータカウ
ンタと、を備え、前記データカウンタのカウンタ出力信
号を前記アナログ入力信号に対するディジタル信号とす
ることを特徴とするＡ−Ｄ変換回路、が提供される。

【００１８】このような構成のＡ−Ｄ変換回路では、レ
ベルシフト手段は、アナログ入力信号を入力し、第２の
基準電圧信号でレベルシフトし、演算増幅器の反転入力
端子に出力する。演算増幅器は、反転入力端子が所定の
コンデンサの片端に、出力端子が所定のコンデンサのも
う一方の片端に接続しており、積分器として動作する。
アナログスイッチがオフの場合、レベルシフト手段の出
力電圧と接続する抵抗によって決まる電流がコンデンサ
に流れて演算増幅器の出力電圧が下降し、オンの場合、
第１の基準電圧信号と抵抗とによって決まる電流源によ
り演算増幅器の出力電圧が上昇する動作が繰り返され
る。比較器は、演算増幅器の出力電圧が第１の基準電圧
信号より低くなると、出力を“Ｌｏｗ”にする。フリッ
プフロップは、クロック信号に同期して比較器の出力が
“Ｌｏｗ”となった場合に、反転出力を“Ｈｉｇｈ”に
し、次のクロック信号に同期して“Ｌｏｗ”にするとい
う出力パルス信号を生成し、データカウンタの入力端子
及びアナログスイッチの制御入力端子に供給する。アナ
ログスイッチは、フリップフロップの反転出力信号に応
じて、第１の基準電圧信号と演算増幅器の反転入力端子
との接続をオンオフする。タイムベースカウンタは、計
測開始入力信号がオンになるとクロック信号のカウント
を開始し、一定の時間を計測する。データカウンタは、
タイムベースカウンタの計測する一定時間の間に入力す
るフリップフロップの出力パルス信号をカウントし、ア
ナログ入力信号に応じたカウント値（ディジタル値）を
出力する。

【００１９】このように、正極性の第１及び第２の基準
電圧信号を用いた構成により、アナログ入力信号をディ
ジタル値に変換する。

【００２０】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本発明の一実施の形態で
あるＡ−Ｄ変換回路の構成図である。図６と同じものに
は同じ番号を付し、説明は省略する。

【００２１】本発明に係るＡ−Ｄ変換回路は、図６で説
明した従来回路と同様の回路に、正極性の第２の基準電
圧信号Ｖｒｅｆ２を用いて入力電圧Ｖｉｎの信号レベル
を変換するレベルシフト手段７が付加されており、積分
器を構成する演算増幅器１の反転入力端子には、入力抵
抗Ｒｉを介したレベルシフト手段７の出力信号とアナロ
グスイッチ４及び基準抵抗Ｒｒｅｆを介した正極性の第
１の基準電圧信号Ｖｒｅｆ１を発生させる基準電源が接
続し、非反転出力端子には第２の基準電圧信号Ｖｒｅｆ
２が接続している。また、これに伴って、比較器２の反
転入力端子には、第２の基準電圧信号Ｖｒｅｆ２が接続
している。

【００２２】このように、従来回路との違いは、第１
に、積分器（初段の演算増幅器１）の非反転入力端子に
入力する基準電源を０Ｖより大きな値である第２の基準
電圧信号Ｖｒｅｆ２にしたこと、アナログスイッチ４に
つながるマイナスの基準電源をプラス（正極性）の基準
電源である第１の基準電源信号Ｖｒｅｆ１にしたことで
ある。ここでは、Ｖｒｅｆ２＞Ｖｒｅｆ１であるとす
る。第２に、積分器の前段にレベルシフト量が基準電位
Ｖｒｅｆ２であるレベルシフト手段７を設けたことであ
る。

【００２３】このようなＡ−Ｄ変換回路の動作について
説明する。図２は、本発明の一実施の形態であるＡ−Ｄ
変換回路の動作波形図である。動作波形図にあるよう
に、クロックの周期をＴ、積分コンデンサＣｉと演算増
幅器１とから成る積分器の出力信号の下降部分、すなわ
ちアナログスイッチ４がオフである時間をｔｉとする
と、フリップフロップ３の反転出力端子から出力される
パルス出力信号の周波数である出力周波数Ｆｏｕｔは、
次の式で求められる。ここで、ｉは任意の区間を表す整
数とする。

【００２４】

【数４】Ｆｏｕｔ＝１／（Ｔ＋ｔｉ）・・・・・・（４）Ｔ＋ｔ１の間に積分器のコンデンサＣｉは充放電を行な
うが、この前後で電圧の変化はない。従って、全電荷を
Ｑとすると、

【００２５】

【数５】Ｑ＝[（Ｖｘ−Ｖｒｅｆ２）／Ｒｉ−（Ｖｒｅｆ２−Ｖｒｅｆ１）／Ｒｒｅｆ]・Ｔ＋｛（Ｖｘ−Ｖｒｅｆ２）／Ｒｉ｝・ｔｉ＝０・・・・・・（５）ここで、Ｖｘはレベルシフト手段７より出力される出力
電圧信号である。

【００２６】式（５）において、右辺第１項（Ｖｘ−Ｖ
ｒｅｆ２）／Ｒｉ及び右辺第２項（Ｖｒｅｆ２−Ｖｒｅ
ｆ１）／Ｒｒｅｆは、それぞれアナログスイッチ４がオ
ンの間（Ｔ）の充電電荷量及び放電電荷量を表す。ま
た、右辺第３項（Ｖｘ−Ｖｒｅｆ２）／Ｒｉは、アナロ
グスイッチ４がオフの間（ｔｉ）の充電電荷量を表す。
式（５）より、

【００２７】

【数６】ｔｉ＝（Ｒｉ／Ｒｒｅｆ）・｛（Ｖｒｅｆ２−Ｖｒｅｆ１）／（Ｖｘ−Ｖｒｅｆ２）｝・Ｔ−Ｔ・・・・・・（６）が得られ、式（６）を式（４）に代入すると、

【００２８】

【数７】Ｆｏｕｔ＝（Ｒｒｅｆ／Ｒｉ）・｛（Ｖｘ−Ｖｒｅｆ２）／（Ｖｒｅｆ２−Ｖｒｅｆ１）｝・（１／Ｔ）・・・・・・（７）となる。

【００２９】次に、データカウンタ５の出力値ｎとの関
係式を求める。ｎとＦｏｕｔは、以下の関係がある。

【００３０】

【数８】Ｆｏｕｔ＝ｎ／（Ｎ・Ｔ）・・・・・・（８）ここで、Ｎは、タイムベースカウンタ６がカウントする
測定期間のクロック数であって、一定値である。

【００３１】式（７）及び式（８）より、

【００３２】

【数９】ｎ＝（Ｒｒｅｆ／Ｒｉ）・｛（Ｖｘ−Ｖｒｅｆ２）／（Ｖｒｅｆ２−Ｖｒｅｆ１）｝・Ｎ・・・・・・（９）ここで、レベルシフト手段７も考慮して、Ｖｘ＝Ｖｉｎ
＋Ｖｒｅｆ２（レベルシフト量）という関係式を式
（９）に代入すると、

【００３３】

【数１０】ｎ＝（Ｒｒｅｆ／Ｒｉ）・｛Ｖｉｎ／（Ｖｒｅｆ２−Ｖｒｅｆ１）｝・Ｎ・・・・・・（１０）となり、アナログ入力信号Ｖｉｎがディジタル出力信号
ｎに変換されることがわかる。また、式（１０）は、従
来技術における式（３）において、Ｖｒｅｆを（Ｖｒｅ
ｆ２−Ｖｒｅｆ１）に置き換えたものと同じであること
がわかる。

【００３４】上記の説明のように、本発明に係るＡ−Ｄ
変換回路は、正極性の基準電位のみを用いた構成によ
り、従来回路と同様のＡ−Ｄ変換処理を行なうことがで
きる。このように、正極性の基準電位のみを用いた構成
としているので、両極性の電源を必要とせず、特にＩＣ
化する際、コスト増なしにＩＣ化が実現できるという利
点を持つ。また、動作電圧範囲が０Ｖより大きな値であ
る第１の基準電源Ｖｒｅｆ１近辺以上となるため、レー
ルｔｏレール入力という特別な演算増幅器を使用しなく
てもよいので、コスト増とならない。

【００３５】次に、上記の説明の回路にオフセット測定
機能を付加したＡ−Ｄ変換回路について説明する。図３
は、本発明の他の実施の形態であるオフセット測定機能
付Ａ−Ｄ変換回路の構成図である。図１と同じものには
同じ番号を付し、説明は省略する。

【００３６】図３に示すＡ−Ｄ変換回路は、図１で説明
したＡ−Ｄ変換回路に、入力信号遮断手段８と入力短絡
手段９とが追加されている。入力信号遮断手段８は、ア
ナログ入力信号Ｖｉｎと、レベルシフト手段７の間に設
けられており、アナログ入力信号Ｖｉｎとレベルシフト
手段７との接続をオンオフする。

【００３７】入力短絡手段９は、入力信号遮断手段８と
レベルシフト手段７との間に設けられており、レベルシ
フト手段７への入力信号を短絡する。さらに、図１で説
明したＡ−Ｄ変換回路では、レベルシフト手段７に入力
するレベルシフト量である基準電位はＶｒｅｆ２として
いたが、図３では、レベルシフト手段７にもオフセット
が存在することを考慮して、レベルシフト量としてはＶ
ｒｅｆ２近辺の任意の値（以下、≒Ｖｒｅｆ２と表記す
る）とする。

【００３８】このような構成のＡ−Ｄ変換回路の動作に
ついて説明する。図３に示すＡ−Ｄ変換回路には、入力
するアナログ入力信号の測定を行なう通常の測定モード
と、オフセットを測定するオフセット測定モードの２つ
の動作モードがある。

【００３９】通常の測定モードでは、入力信号遮断手段
８は、入力信号を遮断せずに入力信号をそのまま出力す
る。また、入力短絡手段９は、グランドとの接続を切り
離し、入力信号を０Ｖに短絡させない。このような状態
では、図１で説明したＡ−Ｄ変換回路と同様の状態とな
り、アナログ入力信号Ｖｉｎのディジタル値ｎがデータ
カウンタ５より出力される。ただし、変換されたディジ
タル値ｎは、オフセットを含む値である。

【００４０】オフセット測定モードは、信号測定前、あ
るいは信号測定中の適当な磁気に動作するモードであ
る。オフセット測定モードでは、まず入力信号遮断手段
８にて、アナログ入力信号とレベルシフト手段７とを切
り離す。次に、入力短絡手段９にて、レベルシフト手段
７の入力をグランド信号に短絡させる。これは、アナロ
グ入力信号が０Ｖの状態を模擬している状態である。こ
の状態で、通常の測定モードと同様に測定動作を実行す
る。このとき得られた出力ディジタル値が、オフセット
測定データとなる。通常の測定モードで得られるディジ
タル値から、オフセット測定データ値を減算した値を出
力結果ディジタル値とすることで、測定回路のオフセッ
トが補償される。

【００４１】このように、オフセット測定モードによっ
て模擬的に入力信号が０の状態を作り、そのときの出力
ディジタル値を測定して補償することにより、レベルシ
フト手段のオフセットや積分器のオフセット等があって
も、精度の良いアナログ−ディジタル変換が可能とな
る。

【００４２】次に、本発明に係るＡ−Ｄ変換回路の具体
的な実施例を説明する。図４は、本発明のＡ−Ｄ変換回
路における第１の実施例のブロック図である。図１と同
じものには同じ番号を付し、説明は省略する。

【００４３】図４の第１の実施例では、図１のレベルシ
フト手段７をレベルシフト回路７１に置き換えている。
レベルシフト回路７１は、演算増幅器７１ａを使った差
動増幅回路である。演算増幅器７１ａの非反転入力端子
には、入力電圧Ｖｉｎを発生させる入力端子の一方が抵
抗Ｒを介して接続されるとともに、第２の基準電圧信号
Ｖｒｅｆ２が抵抗Ｒを介して接続される。非反転入力端
子には、入力電圧Ｖｉｎを発生させるもう一方の入力端
子が抵抗Ｒを介して接続されるとともに、演算増幅器７
１ａの出力端子が抵抗Ｒを介して接続される。

【００４４】このようなレベルシフト回路７１の入出力
関係は、以下の式で表される。

【００４５】

【数１１】Ｖｘ＝（Ｒ／Ｒ）・Ｖｉｎ＋Ｖｒｅｆ２＝Ｖｉｎ＋Ｖｒｅｆ２・・・・・・（１１）ここで、Ｖｘは、演算増幅器７１ａの出力である。式
（９）に式（１１）を代入すると、式（１０）が得られ
る。

【００４６】次に、第１の実施例にオフセット測定機能
を付加した第２の実施例を説明する。図５は、本発明の
Ａ−Ｄ変換回路における第２の実施例のブロック図であ
る。図４と同じものには同じ番号を付し、説明は省略す
る。

【００４７】図５の第２の実施例は、図４に示した第１
の実施例に対して、レベルシフト回路７１のレベルシフ
ト量を「Ｖｒｅｆ２」から「≒Ｖｒｅｆ２」に変更し、
レベルシフト回路７１の入力端子（２端子）を短絡し
て、グランドに接続する入力短絡回路９１と、入力信号
Ｖｉｎとレベルシフト回路７１の入力端子間を遮断する
入力信号遮断回路８１を付加したものである。

【００４８】レベルシフト回路７１のレベルシフト量を
「≒Ｖｒｅｆ２」にした理由を以下に述べる。レベルシ
フト量がＶｒｅｆ２の時、レベルシフト回路７１にオフ
セットが発生し、入力信号Ｖｉｎが０Ｖのとき、出力Ｖ
ｘがＶｒｅｆ２より小さな値になってしまうと、積分器
の充電動作が行なわれないので、Ｖ−Ｆ変換が正しく行
なわれなくなってしまう。それを防ぐため、レベルシフ
ト回路７１にオフセットが発生しても、入力信号Ｖｉｎ
が０Ｖのとき、出力ＶｘがＶｒｅｆ２以上の値になるよ
うに、レベルシフト量を調整する。調整した結果、入力
信号が０Ｖのときの出力Ｖｘ値がＶｒｅｆ２を超えた分
については、そのままではオフセット誤差になるが、オ
フセット測定モードによりオフセット量を測定すること
で、他の回路のオフセットと合わせて補償されるので、
正確にＡ−Ｄ変換が実現できる。

【００４９】上記の説明では、フリップフロップを用い
て比較器の出力とクロック信号とに同期する信号を発生
させるとしたが、フリップフロップの代わりに比較器の
出力とクロック信号とに同期する信号を出力するタイミ
ング制御回路を備えることもできる。タイミング制御回
路は、比較器の出力信号とクロック信号とを入力し、ク
ロック信号に同期して比較器の出力が“Ｌｏｗ”になっ
たときに“Ｈｉｇｈ”となり、次のクロック信号に同期
して“Ｌｏｗ”となる出力信号を発生させる。

【００５０】

【発明の効果】以上説明したように本発明のＡ−Ｄ変換
回路では、正極性の第１の基準電圧信号（Ｖｒｅｆ１）
と第２の基準電圧信号（Ｖｒｅｆ２）を用いる。まず、
レベルシフト手段により測定を行なうアナログ入力信号
をＶｒｅｆ２でレベルシフトし、演算増幅器とコンデン
サから成る積分器でアナログ入力信号の電圧値と抵抗値
に応じた電圧降下を発生させ、Ｖｒｅｆ１と比較し、フ
リップフロップを用いてアナログ入力信号のレベルに応
じたパルス出力信号を発生させる。このパルス出力信号
をカウントし、ディジタル値に変換する。このように、
正極性のＶｒｅｆ１とＶｒｅｆ２を用いても、従来の負
極性の基準電源Ｖｒｅｆを（Ｖｒｅｆ２−Ｖｒｅｆ１）
と置き換えることによって同様に変換を行なうことがで
きる。この結果、負極性の基準電源を必要としないＡ−
Ｄ変換回路が可能となる。

【図面の簡単な説明】

【図１】本発明の一実施の形態であるＡ−Ｄ変換回路の
構成図である。

【図２】本発明の一実施の形態であるＡ−Ｄ変換回路の
動作波形図である。

【図３】本発明の他の実施の形態であるオフセット測定
機能付Ａ−Ｄ変換回路の構成図である。

【図４】本発明のＡ−Ｄ変換回路における第１の実施例
のブロック図である。

【図５】本発明のＡ−Ｄ変換回路における第２の実施例
のブロック図である。

【図６】従来のＶ−Ｆ変換回路を用いたＡ−Ｄ変換回路
のブロック図である。

【図７】従来のＡ−Ｄ変換回路の動作波形図である。

【符号の説明】

１・・・演算増幅器２・・・比較器３・・・フリップフロップ４・・・アナログスイッチ５・・・データカウンタ６・・・タイムベースカウンタ７・・・レベルシフト手段

Claims

【特許請求の範囲】

【請求項１】同期型電荷平衡方式電圧−周波数（Ｖ−
Ｆ）変換回路を用いたアナログ−ディジタル（Ａ−Ｄ）
変換回路において、入力端子に所定のアナログ入力信号が接続され、前記入
力端子に入力する前記アナログ入力信号の信号レベルを
制御するレベルシフト量入力端子に正極性の第２の基準
電圧信号が接続するレベルシフト手段と、反転入力端子と出力端子とが所定のコンデンサを介して
接続されるとともに、前記反転入力端子に所定の抵抗を
介した前記レベルシフト手段の出力信号と、所定のアナ
ログスイッチ及び抵抗を介した正極性の第１の基準電圧
信号と、が接続され、非反転入力端子に前記第２の基準
電圧信号が接続される演算増幅器と、非反転入力端子に前記演算増幅器の出力端子が接続さ
れ、反転入力端子に前記第１の基準電圧信号が接続され
る比較器と、入力端子に前記比較器の出力端子が接続され、クロック
入力端子にクロック信号が接続されるフリップフロップ
と、制御入力端子に前記フリップフロップの反転出力端子が
接続され、前記フリップフロップの反転出力信号に応じ
て前記第１の基準電圧信号と前記演算増幅器の反転入力
端子との接続をオンオフする前記アナログスイッチと、クロック入力端子に前記クロック信号が接続され、計測
開始入力端子に所定の計測開始信号が接続されるタイム
ベースカウンタと、入力端子に前記フリップフロップの反転出力端子が接続
され、カウンタ制御入力端子に前記タイムベースカウン
タの出力端子が接続され、前記タイムベースカウンタの
計測する一定時間の前記フリップフロップの出力パルス
信号をカウントするデータカウンタと、を備え、前記データカウンタのカウンタ出力信号を前記
アナログ入力信号に対するディジタル信号とすることを
特徴とするＡ−Ｄ変換回路。
【請求項２】前記第２の基準電圧信号は前記第１の基
準電圧信号より大きいことを特徴とする請求項１記載の
Ａ−Ｄ変換回路。
【請求項３】前記Ａ−Ｄ変換回路は、前記アナログ入
力信号と前記レベルシフト手段との間に、さらに、前記アナログ入力信号と前記レベルシフト手段との接続
をオンオフするアナログ入力信号遮断手段と、前記アナログ入力信号遮断手段によって前記アナログ入
力信号と前記レベルシフト手段との接続が遮断された場
合に前記レベルシフト手段の入力端子をグランド信号に
短絡させるオフセット測定用入力短絡手段と、を備えたことを特徴とする請求項１記載のＡ−Ｄ変換回
路。
【請求項４】前記レベルシフト手段のレベルシフト量
入力端子に接続される前記第２の基準電圧信号は、所望
の電圧値に所定のオフセットが加わった任意の基準電圧
信号であることを特徴とする請求項３記載のＡ−Ｄ変換
回路。
【請求項５】同期型電荷平衡方式Ｖ−Ｆ変換回路を用
いたＡ−Ｄ変換回路において、アナログ入力信号の信号レベルを制御するレベルシフト
量入力端子に正極性の第２の基準電圧信号が接続するレ
ベルシフト手段と、前記レベルシフト手段の出力信号と前記第２の基準電圧
信号とを入力し、レベルシフト手段の出力信号の電圧に
応じた周波数の三角波を出力する積分回路と、前記三角波と正極性の第１の基準電圧とを入力し、方形
波を出力する比較回路と、前記方形波と所定のクロック信号とに同期した信号を出
力するタイミング制御回路と、を備えたことを特徴とするＡ−Ｄ変換回路。