JP2599759B2

JP2599759B2 - フリップフロップテスト方式

Info

Publication number: JP2599759B2
Application number: JP63129346A
Authority: JP
Inventors: 文一藤田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-05-26
Filing date: 1988-05-26
Publication date: 1997-04-16
Anticipated expiration: 2012-04-16
Also published as: JPH01297573A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はフリップフロップテスト方式に係り、特にフ
リップフロップを含む論理回路でのディレーテストに好
適なフリップフロップテスト方式に関する。

〔従来の技術〕従来のフリップフロップのディレーテスト方式は、例
えばフェアチャルド社のECL DATA BOOKのシート７−4
5に記載のように、クロック入力端子をセット又はクリ
ア入力端子（セット又はクリア入力端子の替りにデータ
入力端子を使っても同様なテストは可能）に別々のパル
ス発生器を用意してパルスを与え、オシロスコープによ
り入出力間の遅延時間を直読する方式となっていた。

〔発明が解決しようとする課題〕

上記従来のテスト方式は、フリップフロップ単体のデ
ィレーテストには有効な方法である。しかし、実使用時
は、フリップフロップの前後に組合せ論理回路が接続さ
れた状態で、パッケージ又はボードに実装される。この
ような状態では、フリップフロップのクロック入力端子
および出力端子を直接オシロスコープのプローブで触れ
ることが困難である。また、組合せ論理段数が多い場
合、測定ディレー値が大きくなり、オシロスコープの時
間分解能を下げた測定となるため、測定精度が悪くなる
という問題があった。

本発明の目的は、フリップフロップを含む論理回路
で、リングオシロスコープによるディレーテストが可能
なフリップフロップテスト方式を提供することにある。

〔課題を解決するための手段〕

本発明のフリップフロップテスト方式では、クロック
入力端子とデータ入力端子を有するフリップフロップに
おいて、クロック入力端子に２逓倍回路の出力端子を接
続し、データ入力端子に２逓倍回路の入力端子を接続
し、出力極性反転回路を介してフリップフロップの出力
端子を２逓倍回路の入力端子に接続してテストすること
を特徴とする。

〔作用〕

フリップフロップのクロック入力波形と周期が等価な
波形を出力端子に出せれば、フリップフロップを含んだ
回路系全体をリングオシレータで自動発振させることが
でき、回路系全体の遅延時間を発振周波数に置き替えて
テストすることができる。しかし、フリップフロップは
動作原理上、クロック信号の立上り（又は立下り）で出
力波形が切替り、クロック信号の立下り（又は立上り）
では、出力波形は変化しない為、フリップフロップの出
力波形の周期は最大でもクロック入力波形の周期の２倍
となるのが一般的である。

２逓倍回路は、出力周波数が入力周波数の２倍になる
ように動作する。この２逓倍回路の出力端子をフリップ
フロップのクロック入力接続し、２逓倍回路の入力端子
をデータ入力とすると、該フリップフロップのクロック
入力端子の周波数は入力周波数の２倍で動作することに
なる。このクロック波形によって動作したフリップフロ
ップの出力波形はクロック波形周波数の1/2となり、入
力波形と同一周波数となる。この結果、入力波形とフリ
ップフロップの出力波形の周波数が一致することにな
り、この出力を入力端子に戻すことにより、リングオシ
レータが容易に構成できる。

〔実施例〕

以下、本発明の一実施例について図面により説明す
る。

第１図は本発明の一実施例の構成図である。図中、破
線部分が被テストフリップフロップを示し、それ以外は
テスト回路を示す。

フリップフロップ（以下FFと略す）１のデータ入力
（Ｄ）は、２逓倍回路８の入力に接続され、FF1のクロ
ック入力端子（CP）は、２逓倍回路８の出力に接続され
ている。２逓倍回路８の入力端子は極性反転を行うこと
を目的としたEXORゲート２の正極出力に接続され、逆極
出力は周波数カウンタ５に接続される。EXORゲート２の
入力端子のうち一方はFF1の出力（）に接続され、も
う一方は論理Ｈ（ハイ）レベル又は論理Ｌ（ロー）レベ
ルに固定される。２逓倍回路８は、EXORゲート４の２入
力端子の方に遅延がない波形、もう一方に遅延素子３に
より遅延した波形を入力することで実現できる。遅延素
子３の遅延量は、FF1のクロック動作限界パルス幅以上
にすることは、容易に推定できる。

次に、第２図のタイムチャートを用いて、第１図の動
作を説明する。

第１図の実施例は、点に立上り又は立下りエッジの
変化があると、リングオシレータとして自励発振を起こ
すように動作する。本実施例ではFF1の出力が当初
“H"レベルで停止しているものとして説明する。なお、
FF1の出力を“H"レベルにするには、例えばFF1のクリ
ア機能を使うことで容易に可能である。

EXORゲート２の入力を“H"から“L"レベルに変化さ
せることで、FF1のデータ入力（Ｄ）に与える信号は
“L"から“H"レベルに変化する。さらにFF1のクロック
入力（CP）には、EXORゲート４により信号と遅延素子
３の出力の排他的論理和をとられたクロック信号が
入る。このクロック信号により、FF1は“H"レベルに
セットされ、出力は“H"から“L"に切替る。この信
号がEXORゲート２の入力となり、FF1のデータ入力
信号が“H"から“L"に切替わる。また、信号と遅延
素子３の出力の排他的論理和をとられたクロック信号
がFF1のクロック入力（CP）に入り、FF1は“L"レベル
にリセットされ、出力は“L"から“H"に切替わる。
以降、同様の動作を繰返し、リングオシレータとして自
励発振する。

上記自励発振の発振周波数をEXORゲート２の逆極出力
から取出し、周波カウンタ５で測定する。これにより、
FF1のクロック入力からのパスディレーを周波数に置き
替えてテストすることできる。尚、FF1の絶対ディレー
をテストする必要がある時には、測定系のディレーの補
正が必要であるが、これは、FF1がない状態で点と
点を接続すれば、測定系のディレーが、周波数に置き替
えた形でわかるので、容易に可能である。

第３図は本発明の他の実施例の構成図で、第１図の構
成をフリップフロップを含む論理回路に適用した場合を
示したものである。第３図では、フリップフロップ（F
F）１の出力に組合せ論理ゲート７が接続されるとして
いる。FF1のデータ入力（Ｄ）とクロック入力（CP）の
前にはセレクタ６を入れ、通常論理の場合は、そのＳ端
子を“L"としてＡ側を選択し、テスト時はＳ端子を“H"
としてＢ側を選択し、通常論理とテスト時で２逓倍回路
８の接続・切離しを実現している。テスト時の動作は基
本的に第１図の場合と同様であるが、第３図では、フリ
ップフロップ１と組合せ論理ゲート７を含む回路系のデ
ィレーテストが達成される。

〔発明の効果〕

以上説明したように、本発明によれば、フリップフロ
ップを含んだ回路系全体のディレーテストがリングオシ
レータ構成によりテストできることになり、測定系が簡
略化できる。また、本テスト回路を内蔵することによ
り、プローブで触れることが困難なパッケージ又はボー
ドの実装状態においても、容易に測定できる効果があ
る。また、オシロスコープを使用しないことから、測定
ディレーの大きい系においても、測定精度が悪くならな
いという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、第２図は第１図の
動作を説明するためのタイムチャート、第３図は本発明
の他の実施例の構成図である。１……フリップフロップ、２〜４……EXORゲート、３……遅延素子、５……周波数カウンタ、８……２逓倍回路。

Claims

(57)【特許請求の範囲】

【請求項１】クロック入力端子とデータ入力端子を有す
るフリップフロップにおいて、前記クロック入力端子に
２逓倍回路の出力端子を接続し、前記データ入力端子に
前記２逓倍回路の入力端子を接続すると共に、出力極性
反転回路を介して前記フリップフロップの出力端子を２
逓倍回路の入力端子に接続してリングオシレータを構成
し、フリップフロップのディレーをテストすること特徴
とするフリップフロップテスト方式。