JPH10126231A - チャタリング除去回路 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 チャタリング除去後の出力信号の時間的な精
度をクロックの周波数を上げることなく高める。 【解決手段】 チャタリング除去された出力信号113が
低レベル(L)で、チャタリングを含む入力信号111が立ち
上がった時にLにセットされ、チャタリングに対し周期
の長いクロックパルス信号112が来た時に、高レベル(H)
にセットされる第１のフリップフロップ回路103と、出
力信号がH、入力信号が立ち下がった時にLにセットさ
れ、前記パルス信号が来た時にHにセットされる第２の
フリップフロップ回路106と、第１のフリップフロップ
の出力115と、第２のフリップフロップの出力117との積
108が、立ち下がった時に反転される第３のフリップフ
ロップ回路107を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はチャタリングによ
る誤動作を防止するためのチャタリング防止回路に関す
るものである。

【０００２】

【従来の技術】従来、チャタリング除去回路としては特
開平１−１０１０１８号公報に記載されている「チャタ
リング除去回路」が知られている。図5に従来のチャタ
リング除去回路の構成を示す。図5において、301、302
はそれぞれ第１および第２のR-Sフリップフロップ回
路、303はDフリップフロップ回路、304、305はインンバ
ータ、306はOR回路、307はAND回路、311はチャタリング
を含んだ信号の入力端子、312は一定周期のクロックが
入力する端子、313は出力端子である。

【０００３】次に動作について説明する。端子312には
図6の312のような一定周期のクロックを供給してあり、
これがS-Rフリップフロップ回路301、302のセット入力
に供給される。上記クロックの周期は、チャタリングの
パルスの最大周期および発生間隔より大きく設定してあ
る。いま、入力端子311からの入力信号が低レベル(以下
Lとする)に保持されているとすると、インバータ304の
出力によってS-Rフリップフロップ回路302がリセット状
態に保持されている。従って、入力端子312からの上記
クロックによってS-Rフリップフロップ301の出力Qは高
レベル(以下Hとする)に保持され、Dフリップフロップ回
路303のD入力に供給され、S-Rフリップフロップ回路302
の出力QはLに保持される。そのため、OR回路306の出力
がHに保持される。ここに端子312からのクロックが供給
されると、Dフリップフロップ回路303のクロック入力CK
には図6の315のようにAND回路307を介してクロックが入
力され、Dフリップフロップ回路303の出力QがHに、イン
バータ305の出力端子313が図6のごとくLに保持される。

【０００４】そこで、図6のごとくチャタリングによる
パルスが入力端子311に供給されると、S-Rフリップフロ
ップ回路301がリセットされて、その出力QがLに反転
し、OR回路306の出力がLに反転する。従って、入力端子
312に図6のパルス(Q)が供給されても、Dフリップフロッ
プ回路305のクロック入力CKはLのままであり、その出力
QはHに、インバーター305の出力はLに保持される。

【０００５】同時に、クロック(Q)はS-Rフリップフロッ
プ回路301、302に供給される。入力端子311がHに保持さ
れているため、S-Rフリップフロップ回路301の出力QはL
に保持され、S-Rフリップフロップ回路302の出力QはHに
反転する。ここに端子312にクロック(R)が入力される
と、Dフリップフロップ回路303のクロック入力CKには、
図6のようにAND回路307を介してクロックが入力され、S
-Rフリップフロップ301の出力QがDフリップフロップ回
路303に書き込まれ、その出力QがLに反転し、インバー
タ305の出力がHに反転する。つまり、端子312からのク
ロックの１周期中に入力端子311のレベルが反転しなく
なった時、始めて出力端子313から出力を生じる。

【０００６】入力信号が立ち下がる場合も同様の動作で
チャタリング取りを行なう。

【０００７】

【発明が解決しようとする課題】しかしながら、従来の
チャタリング除去回路では、クロックに同期してチャタ
リング除去された信号の出力が行なわれるので、出力信
号の時間的な精度はクロックの周期以上にはできない。
このため、出力信号に対するクロックを再生するために
PLLを動作させた場合、再生されるクロックの精度は、
チャタリング除去回路で使用するクロック以下にしかな
らない。そのため、十分な精度を得ようとするとチャタ
リング除去回路で使用しているクロックの周期を上げる
必要があるが、そうすると消費電力が増加するなどの問
題が生じる。

【０００８】また、R-Sフリップフロップにはセット端
子とリセット端子を同時にHになると状態が不定になる
という問題がありタイミング設計が難しい。

【０００９】

【課題を解決するための手段】この課題を解決するため
に本発明は、チャタリング除去された出力信号がLで、
チャタリングを含む入力信号が立ち上がった時にLにセ
ットされ、チャタリングに対し周期の長いパルス信号が
来た時に、Hにセットされる第１のフリップフロップ回
路と、前記出力信号がHで、前記入力信号が立ち下がっ
た時にLにセットされ、前記パルス信号が来た時にHにセ
ットされる第２のフリップフロップ回路と、前記第１の
フリップフロップ回路の出力と、前記第２のフリップフ
ロップの出力との積が立ち下がった時に、出力が反転さ
れる第３のフリップフロップ回路を備えたものである。

【００１０】

【発明の実施の形態】以下、本発明の実施の形態につい
て図を用いて説明する。

【００１１】（実施の形態１）図１は、本発明の実施の
形態１を示す。

【００１２】111は信号の入力端子、112はクロックパル
スの入力端子である。113は信号の出力端子であり、チ
ャタリング除去された信号が出力される。101は出力Qを
Hにセットするセット端子Sを備えたDフリップロップ回
路であり、クロックCKの立ち上がりで入力Dの値(この場
合はL)を取り込む。102は2入力のOR回路であり、入力は
出力端子113と入力端子111、出力は前記Dフリップロッ
プ回路101のクロックCKに繋がっている。Dフリップロッ
プ回路101とOR回路102で第１のフリップフロップ回路10
3を構成する。

【００１３】104は出力QをHにセットするセット端子Sを
備えたDフリップロップ回路であり、クロックNCKの立ち
下がりで入力Dの値(この場合はL)を取り込む。105は2入
力のAND回路であり、入力は出力端子113と入力端子11
1、出力は前記104のDフリップロップ回路のクロック端
子NCKに繋がっている。Dフリップロップ回路104とAND回
路105で第２のフリップフロップ回路106を構成する。

【００１４】107はクロックNCKの立ち下がりでデータD
を取り込むDフリップロップ回路であり、Dフリップロッ
プ回路107の出力NQが入力Dに接続されている。108は2入
力のAND回路であり、入力はDフリップロップ回路101の
出力DとDフリップフロップ104の出力D、出力は前記107
のDフリップロップ回路のクロック端子NCKに繋がってい
る。Dフリップロップ回路107とAND回路108で、第３のフ
リップフロップ109を構成する。

【００１５】114〜118は信号線である。次に図２を用い
動作を説明する。

【００１６】端子112には図2の112の一定周期のパルス
を供給する。前記パルスの周期はチャタリングパルスの
発生期間の最大値より大きく設定してある。図2内の番
号は図1の入力端子、出力端子、および信号線の番号に
対応している。初期値として入力信号111がL、出力信号
113がLであるとする。また、入力信号が変化しない状態
でクロックパルス112が入力されるとするとDフリップロ
ップ回路101、Dフリップロップ回路104の出力QはHにな
っている。

【００１７】まず、チャタリングが無い信号が入力され
る場合を説明する。チャタリングを含まない立ち上がり
信号が来ると(A)、出力信号113がLであるのでOR回路102
を通してDフリップロップ回路101のクロック端子CKには
立ち上がり信号が送られる。そうするとDフリップロッ
プ回路101はLを取り込む。一方、出力信号113がLである
のでAND回路105によって入力信号の立ち上がりがマスク
され、Dフリップロップ回路104はHを保持したままであ
る。そうすると、Dフリップロップ回路101の出力115が
L、Dフリップロップ回路104の出力117がHとなり、AND回
路106の出力118は立ち下がるので、Dフリップフロップ
回路107の出力Qは反転し、出力信号113が立ち上がる。

【００１８】そうすると入力信号111がH、出力信号113
がHとなるので、AND回路105の出力116がHとなるが、Dフ
リップロップ回路104は立ち下がりで動作するDフリップ
ロップ回路なのでHを保持したままであり、AND回路108
の出力118は変化しない。

【００１９】次にクロックパルス112が入力されると、D
フリップロップ回路101の出力115はHになるが、Dフリッ
プロップ回路104の出力117はHから変化しない。そうす
ると、AND回路108の出力118は立ち上がるが、Dフリップ
フロップ107はNCKの立ち下がりで変化するのDフリップ
フロップなので、Dフリップフロップ107の出力113(出力
端子)は変化しない。

【００２０】チャタリングを含まない立ち下がり信号が
来ると(B)、出力信号113がHであるのでAND回路105を通
してDフリップロップ回路104のクロック端子NCKには立
ち下がり信号が送られる。そうするとDフリップロップ
回路104はLを取り込む。一方、出力信号がHであるのでO
R回路102によって入力信号の立ち下がりがマスクされ、
Dフリップロップ回路101はHを保持したままである。そ
うすると、Dフリップロップ回路101の出力115がH、Dフ
リップロップ回路104の出力117がLとなり、AND回路108
の出力118は立ち下がるので、Dフリップフロップ107は
反転し、出力信号が立ち下がる。

【００２１】そうすると入力信号111がL、出力信号113
がLとなるので、OR回路102の出力114がLとなるが、Dフ
リップロップ回路101は立ち上がりで動作するDフリップ
ロップ回路なのでHを保持したままであり、AND回路108
の出力118は変化しない。

【００２２】次にクロックパルス112が入力されると、D
フリップロップ回路104の出力117はHになり、Dフリップ
ロップ回路101の出力115はHから変化しない。そうする
と、AND回路108の出力118は立ち上がるが、Dフリップフ
ロップ107はCKの立ち下がりで変化するのDフリップフロ
ップなので、Dフリップフロップ107の出力113(出力端
子)は変化しない。

【００２３】次にチャタリングを含む信号が入力される
場合を説明する。チャタリングを含む信号の最初の立ち
上がり(C)時の動作は、チャタリングを含まない立ち上
がり信号の場合と同じなので省略する。

【００２４】入力信号の最初の立ち上がりの後、チャタ
リングにより入力信号111が立ち下がった場合(D)、既に
出力信号113がHであり、Dフリップロップ回路101のクロ
ック入力CKは変化しないので、Dフリップロップ回路101
は動作しない。また、出力信号113がHであるので、入力
信号111が立ち下がった時点で、Dフリップロップ回路10
4はLを取り込むが、既にAND回路108の出力118はLである
ので、Dフリップフロップ107は動作せず、出力信号113
は変化しない。

【００２５】そして、再度入力信号が立ち上がった時
(E)、既に出力信号113がHであるので、Dフリップロップ
回路101のCKは変化しないので、Dフリップロップ回路10
1は動作しない。また、Dフリップロップ回路104は立ち
下がりで動作するDフリップロップ回路なのでDフリップ
ロップ回路104も変化しない。よってDフリップフロップ
107には信号の変化が送られないので、出力信号113は変
化しない。

【００２６】その後、クロックパルス112が入力される
と、Dフリップロップ回路101とDフリップロップ回路104
の出力はHに変化する。そうすると、AND回路108の出力1
18は立ち上がるが、Dフリップフロップ回路107はNCKの
立ち下がりで変化するのDフリップフロップ回路なの
で、Dフリップフロップ回路107の出力は変化しない。

【００２７】チャタリングを含む信号の最初の立ち下が
り(F)時の動作は、チャタリングを含まない立ち下がり
信号の場合と同じなので省略する。

【００２８】入力信号111の最初の立ち下がりの後、チ
ャタリングにより入力信号111が立ち上がった場合(G)、
既に出力信号113がLであり、Dフリップロップ回路104の
CK端子は変化しないので、Dフリップロップ回路104は動
作しない。また、出力信号113がLであるので、入力信号
111が立ち上がった時点で、Dフリップロップ回路101はL
を取り込むが、既にAND回路108の出力118はLであるの
で、Dフリップフロップ107は動作せず、出力信号113は
変化しない。

【００２９】そして、再度入力信号が立ち上がった時
(H)、既に出力信号113がLであるので、Dフリップロップ
回路104のCKは変化しないので、Dフリップロップ回路10
4は動作しない。また、Dフリップロップ回路101は立ち
上がり動作するDフリップロップ回路なのでDフリップロ
ップ回路101も変化しない。よってDフリップフロップ10
7には信号の変化が送られないので、出力信号113は変化
しない。

【００３０】その後、クロックパルス112が入力される
と、Dフリップロップ回路101とDフリップロップ回路104
の出力はHに変化する。そうすると、AND回路108の出力1
18は立ち上がるが、Dフリップフロップ107はCKの立ち下
がりで変化するのDフリップフロップなので、Dフリップ
フロップ107の出力は変化しない。

【００３１】よって、本発明の実施の形態１により、チ
ャタリングを含む入力信号から、チャタリングを除去し
た信号を生成することが出来る。また、クロックパルス
に非同期に出力信号が生成されるので、クロックパルス
の周期を上げることなく、出力信号の時間的な精度を上
げることが出来る。

【００３２】また、R-Sフリップフロップを使用してい
ないので、タイミング設計が容易に行なえる。

【００３３】（実施の形態２）図３は、本発明の実施の
形態２を示す。

【００３４】211は信号の入力端子、212はクロックパル
スの入力端子である。213は信号の出力端子であり、チ
ャタリング除去された信号が出力される。

【００３５】201は出力QをLにリセットするリセット端
子Rを備えたDフリップロップ回路であり、クロックCKの
立ち上がりで入力D(この場合はH)を取り込む。102は2入
力のOR回路であり、入力は出力端子213と入力端子211、
出力は前記201のDフリップロップ回路のクロックCKに繋
がっている。Dフリップロップ回路201とOR回路202で第
１のフリップフロップ回路203を構成する。

【００３６】204は出力QをLにリセットするリセット端
子Rを備えたDフリップロップ回路であり、クロックNCK
の立ち下がりで入力D(この場合はH)を取り込む。205は2
入力のAND回路であり、入力は出力端子213と入力端子21
1、出力は前記204のDフリップロップ回路のクロック端
子CKに繋がっている。Dフリップロップ回路204とAND回
路205で第２のフリップフロップ回路206を構成する。

【００３７】207は立ち上がりで入力Dを取り込むDフリ
ップロップ回路であり、Dフリップロップ回路207の出力
NQが入力Dに接続されている。208は2入力のOR回路であ
り、入力はDフリップロップ回路201の出力QとDフリップ
ロップ回路204の出力Qに繋がっており、出力は前記207
のDフリップロップ回路のクロック端子CKに繋がってい
る。Dフリップロップ回路207とOR回路208で、第３のフ
リップフロップ209を構成する。

【００３８】214〜218は信号線である。次に図４を用い
動作を説明する。

【００３９】端子212には図4の212の一定周期のパルス
を供給する。前記パルスの周期はチャタリングパルスの
発生期間の最大値より大きく設定してある。図4内の番
号は図3の入力端子、出力端子、および信号線の番号に
対応している。

【００４０】初期値として入力信号211がL、出力信号11
3がLであるとする。また、入力信号が変化しない状態で
クロックパルス212が入力されるとするとDフリップロッ
プ回路101およびDフリップロップ回路104の出力QはLに
なっている。

【００４１】まず、チャタリングが無い信号が入力され
る場合を説明する。チャタリングを含まない立ち上がり
信号が来ると(I)、出力信号がLであるのでOR回路202を
通してDフリップロップ回路201のクロック端子CKには立
ち上がり信号が送られる。そうするとDフリップロップ
回路201はHを取り込む。一方、出力信号がLであるのでA
ND回路205によって入力信号の立ち上がりがマスクさ
れ、Dフリップロップ回路204はLを保持したままであ
る。そうすると、Dフリップロップ回路201の出力215が
H、Dフリップロップ回路204の出力がLとなり、OR回路20
8の出力218は立ち上がるので、Dフリップフロップ回路2
07の出力Qは反転し、出力信号213が立ち上がる。

【００４２】そうすると入力信号211がH、出力信号213
がHとなるので、AND回路205の出力216がHとなるが、Dフ
リップロップ回路204は立ち下がりで動作するDフリップ
ロップ回路なのでLを保持したままであり、OR回路208の
出力218は変化しない。

【００４３】次にクロックパルス212が入力されると、D
フリップロップ回路201の出力215はLになり、Dフリップ
ロップ回路204の出力217はLから変化しない。そうする
と、OR回路208の出力218は立ち下がるが、Dフリップフ
ロップ回路207はCKの立ち上がりで変化するのDフリップ
フロップ回路なので、Dフリップフロップ回路207の出力
213は変化しない。

【００４４】チャタリングを含まない立ち下がり信号が
来ると(J)、出力信号213がHであるのでAND回路205を通
してDフリップロップ回路204のクロック端子NCKには立
ち下がり信号が送られる。

【００４５】そうするとDフリップロップ回路204はHを
取り込む。一方、出力信号213がHであるのでOR回路202
によって入力信号の立ち下がりがマスクされ、Dフリッ
プロップ回路201はLを保持したままである。そうする
と、Dフリップロップ回路201の出力215がL、Dフリップ
ロップ回路204の出力217がHとなり、OR回路208の出力21
8は立ち上がるので、Dフリップフロップ回路207の出力Q
は反転し、出力信号213が立ち下がる。

【００４６】そうすると入力信号211がL、出力信号213
がLとなるので、OR回路202の出力214がLとなるが、Dフ
リップロップ回路201は立ち上がりで動作するDフリップ
ロップ回路なのでLを保持したままであり、OR回路208の
出力218は変化しない。

【００４７】次にクロックパルス212が入力されると、D
フリップロップ回路204の出力217はLになり、Dフリップ
ロップ回路201の出力215はLから変化しない。そうする
と、OR回路208の出力218は立ち下がるが、Dフリップフ
ロップ回路207はCKの立ち上がりで変化するのDフリップ
フロップ回路なので、Dフリップフロップ回路207の出力
は変化しない。

【００４８】次にチャタリングを含む信号が入力される
場合を説明する。チャタリングを含む信号の最初の立ち
上がり(K)時の動作は、チャタリングを含まない立ち上
がり信号の場合と同じなので省略する。

【００４９】入力信号211の最初の立ち上がりの後、チ
ャタリングにより入力信号211が立ち下がった場合(L)、
既に出力信号213がHであり、Dフリップロップ回路201の
CK端子は変化しないので、Dフリップロップ回路201は動
作しない。また、出力信号213がHであるので、入力信号
211が立ち下がった時点で、Dフリップロップ回路204はH
を取り込むが、既にOR回路208の出力218はHであるの
で、Dフリップフロップ回路207は動作せず、出力信号21
3は変化しない。

【００５０】そして、再度入力信号が立ち上がった時
(M)、既に出力信号213がHであるので、Dフリップロップ
回路201のCK端子は変化しないので、Dフリップロップ回
路201は動作しない。また、Dフリップロップ回路204は
立ち下がりで動作するDフリップロップ回路なのでDフリ
ップロップ回路204も変化しない。よってDフリップフロ
ップ207には信号の変化が送られないので、出力信号213
は変化しない。

【００５１】その後、クロックパルス212が入力される
と、Dフリップロップ回路201とDフリップロップ回路204
の出力はLに変化する。そうすると、OR回路208の出力21
8は立ち下がるが、Dフリップフロップ回路207はCKの立
ち上がりで変化するのDフリップフロップ回路なので、D
フリップフロップ207の出力Qは変化しない。

【００５２】チャタリングを含む信号の最初の立ち下が
り(N)時の動作は、チャタリングを含まない立ち下がり
信号の場合と同じなので省略する。

【００５３】入力信号211の最初の立ち下がりの後、チ
ャタリングにより入力信号211が立ち上がった場合(O)、
既に出力信号213がLであり、Dフリップロップ回路204の
CK端子は変化しないので、Dフリップロップ回路204は動
作しない。また、出力信号213がLであるので、入力信号
211が立ち上がった時点で、Dフリップロップ回路201はH
を取り込むが、既にOR回路208の出力218はHであるの
で、Dフリップフロップ回路207は動作せず、出力信号21
3は変化しない。

【００５４】そして、再度入力信号が立ち下がった時
(P)、既に出力信号213がLであるので、Dフリップロップ
回路204のNCK端子は変化しないので、Dフリップロップ
回路204は動作しない。また、Dフリップロップ回路201
は立ち上がり動作するDフリップロップ回路なのでDフリ
ップロップ回路201も変化しない。よってDフリップフロ
ップ207には信号の変化が送られないので、出力信号213
は変化しない。

【００５５】その後、クロックパルス212が入力される
と、Dフリップロップ回路201の出力215とDフリップロッ
プ回路204の出力217はLに変化する。

【００５６】そうすると、OR回路208の出力218は立ち下
がるが、Dフリップフロップ回路207はCKの立ち上がりで
変化するのDフリップフロップ回路なので、Dフリップフ
ロップ回路207の出力は変化しない。

【００５７】よって、本発明の実施の形態２により、チ
ャタリングを含む入力信号から、チャタリングを除去し
た信号を生成することが出来きる。また、クロックパル
スに非同期に出力信号が生成されるので、クロックパル
スの周期を上げることなく、出力信号213の時間的な精
度を上げることが出来る。

【００５８】また、R-Sフリップフロップを使用してい
ないので、タイミング設計が容易に行なえる。

【００５９】なお、上記実施の形態では一定の周期のク
ロックパルスの場合を説明したが、チャタリングパルス
の発生期間の最大値より大きければ一定の周期である必
要はない。例えば、出力されたチャタリング除去後の信
号の変化の検出信号を生成し、チャタリング発生期間以
上に遅延させたものを、クロックパルスの信号として使
うことも出来る。

【００６０】

【発明の効果】以上のように本発明によれば、チャタリ
ングを含む入力信号から、チャタリングを除去した信号
を生成することが出来きる。また、クロックに非同期に
出力信号が生成されるので、クロック信号の周期を上げ
ることなく、出力信号の時間的な精度を上げることが出
来る。そして、セット信号の周期を上げる必要がないの
で、消費電力を押えることが出来る。

【００６１】また、R-Sフリップフロップにはセット端
子とリセット端子を同時にHになると状態が不定になる
という問題がありタイミング設計が難しいが、本発明で
はR-Sフリップフロップを使用する必要がないので、タ
イミング設計が容易に行なえる。

【図面の簡単な説明】

【図１】本発明の実施の形態１におけるチャタリング除
去回路の構成図

【図２】本発明の実施の形態１の動作を示す図

【図３】本発明の実施の形態２におけるチャタリング除
去回路の構成図

【図４】本発明の実施の形態２の動作を示す図

【図５】従来のチャタリング除去回路の構成図

【図６】従来のチャタリング除去回路の動作を示す図

【符号の説明】

１０１ Dフリップフロップ回路 １０２ OR回路 １０３ 第１のフリップフロップ回路 １０４ Dフリップフロップ回路 １０５ AND回路 １０６ 第２のフリップフロップ回路 １０７ Dフリップフロップ回路 １０８ AND回路 １０９ 第３のフリップフロップ回路 １１１ チャタリングを含んだ信号の入力端子 １１２ クロックパルスの入力端子 １１３ 出力端子 １１４ 信号線 １１５ 信号線 １１６ 信号線 １１７ 信号線 １１８ 信号線 ２０１ Dフリップフロップ回路 ２０２ OR回路 ２０３ 第１のフリップフロップ回路 ２０４ Dフリップフロップ回路 ２０５ AND回路 ２０６ 第２のフリップフロップ回路 ２０７ Dフリップフロップ回路 ２０８ OR回路 ２０９ 第３のフリップフロップ回路 ２１１ チャタリングを含んだ信号の入力端子 ２１２ クロックパルスの入力端子 ２１３ 出力端子 ２１４ 信号線 ２１５ 信号線 ２１６ 信号線 ２１７ 信号線 ２１８ 信号線 ３０１ S-Rフリップフロップ回路 ３０２ S-Rフリップフロップ回路 ３０３ Dフリップフロップ回路 ３０４ インバーター ３０５ インバーター ３０６ OR回路 ３０７ AND回路 ３１１ 入力端子 ３１２ 入力端子 ３１３ 出力端子 ３１４ 信号線 ３１５ 信号線

Claims (2)

【特許請求の範囲】
1. 【請求項１】 チャタリング除去された出力信号が低レ
   ベルで、チャタリングを含む入力信号が立ち上がった時
   に低レベルにセットされ、チャタリングに対し周期の長
   いパルス信号が来た時に、高レベルにセットされる第１
   のフリップフロップ回路と、 前記出力信号が高レベルで、前記入力信号が立ち下がっ
   た時に低レベルにセットされ、前記パルス信号が来た時
   に高レベルにセットされる第２のフリップフロップ回路
   と、 前記第１のフリップフロップ回路の出力と前記第２のフ
   リップフロップ回路の出力との積が立ち下がった時に、
   出力が反転される第３のフリップフロップ回路を備え、 前記第３のフリップフロップ回路の出力が前記チャタリ
   ング除去された出力信号であることを特徴とするチャタ
   リング除去回路。
2. 【請求項２】 チャタリング除去された出力信号が低レ
   ベルで、チャタリングを含む入力信号が立ち上がった時
   に高レベルにセットされ、チャタリングに対し周期の長
   いパルス信号が来た時に、低レベルにセットされる第１
   のフィリップフロップ回路と、 前記出力信号が高レベルで、前記入力信号が立ち下がっ
   た時に高レベルにセットされ、前記パルス信号が来た時
   に低レベルにセットされる第２のフリップフロップ回路
   と、 前記第１のフリップフロップ回路の出力と、前記第２の
   フリップフロップ回路の出力との和が立ち上がった時
   に、出力が反転される第３のフリップフロップを備え、 前記第３のフリップフロップ回路の出力が前記チャタリ
   ング除去された出力信号であることを特徴とするチャタ
   リング除去回路。