JPH0749879Y2 - 二値化信号出力装置 - Google Patents

Description

【考案の詳細な説明】 ［考案の目的］ （産業上の利用分野） 本考案は、信号入力端子に与えられる二値化信号に含ま
れるノイズを除去して出力する二値化信号出力装置に関
する。

（従来の技術） 例えばシーケンスコントローラのようなデジタル信号処
理装置においては、スイッチのオンオフ操作に応じて与
えられる二値化信号に基づいて各種制御を実行するよう
になっている。このため、スイッチからの二値化信号に
ノイズが含まれていた場合は、そのノイズに基づいて誤
った制御を実行してしまうことがある。そこで、二値化
信号に含まれるノイズを除去して出力する二値化信号出
力装置が供されており、この種の二値化信号出力装置の
一例を第４図を参照して説明する。

即ち、スイッチ１の一端子はアースされ、他端子は、プ
ルアップ抵抗２を介して電源端子３と接続されていると
共に、抵抗４及びコンデンサ５より成る積分回路６を介
してデジタル信号処理装置７と接続されている。従っ
て、スイッチ１の非操作状態ではハイレベル信号がデジ
タル信号処理装置７に与えられ、その操作状態ではロウ
レベル信号がデジタル信号処理装置７に与えられるの
で、デジタル信号処理装置７はスイッチ１のオンオフ動
作に応じた二値化信号に基づいて各種制御を実行する。

このような構成において、スイッチ１からの二値化信号
にノイズが含まれる場合には、そのノイズは積分回路６
を通過するときに除去されるから、ノイズによりデジタ
ル信号処理装置７が誤動作してしまうことはない。

（考案が解決しようとする課題） しかしながら、上記従来例の場合、瞬間的に発生するノ
イズに対して積分回路６は有効に作用するものの、比較
的発生時間の長いノイズに対してはその除去動作が不十
分となることがある。このような場合、積分回路６の積
分定数を大きく設定することで対処可能となるが、それ
では第５図に示すようにデジタル信号処理装置７に出力
する二値化信号の立上り，立下り成分が鈍ってしまい、
これによりデジタル信号処理装置７が二値化信号を正確
に検出できない虞を生じる。

一方、特定周波数帯域のノイズを除去するバンドパスフ
ィルタを利用することも考えられるが、瞬間的に発生す
るノイズを完全に除去させることはできないのが実情で
ある。

本考案は上記実情に鑑みてなされたもので、その目的
は、ノイズを確実に除去しながら、出力する二値化信号
の立上り，立下り成分が鈍ってしまうことがない二値化
信号出力装置を提供するにある。

［考案の構成］ （課題を解決するための手段） 本考案は、信号入力端子の信号レベルを一定の基準周期
毎に更新記憶する記憶手段を設け、この記憶手段の記憶
動作後から前記基準周期よりも短く設定された所定時間
経過したタイミングで記憶手段の記憶信号レベルと前記
入力端子の信号レベルとが一致したときのみ信号入力端
子の信号レベルに応じた信号を出力する出力手段を設け
たものである。

（作用） 信号入力端子に二値化信号が与えられると、記憶手段
は、信号入力端子の信号レベルを一定の基準周期毎に更
新記憶する。すると、出力手段は、記憶手段の記憶動作
後から基準周期よりも短く設定された所定時間経過した
タイミングで記憶手段に記憶されている記憶信号レベル
と信号入力端子の信号レベルとを比較する。このとき、
記憶信号レベルと信号入力端子の信号レベルとが一致し
たときは、出力手段により信号入力端子の信号レベルに
応じた信号が出力される。

この場合、記憶手段が信号レベルを更新記憶するタイミ
ングと出力手段が信号を出力するタイミングとは異なっ
たタイミングに設定されているので、出力手段から出力
される信号が不安定となることはない。

（実施例） 以下、本考案の一実施例を第１図乃至第３図を参照して
説明する。

全体の電気的構成を示す第１図において、信号入力端子
11は、スイッチ12を介してアースされていると共にプル
アップ抵抗13を介して電源端子14と接続されている。記
憶手段たるフリップフロップ回路15のデータ入力端子Ｄ
は信号入力端子11と接続され、そのクロック入力端子CK
はデジタル信号処理装置17のパルス発振回路部18とイン
バータ回路16を介して接続され、その出力端子Ｑは排他
的論理和否定回路19の一方の入力端子と接続されてい
る。また、排他的論理和否定回路19の他方の入力端子は
信号入力端子11と接続され、その出力端子はアンド回路
20の一方の入力端子と接続されている。アンド回路20の
他方の入力端子はパルス発振回路部18と接続され、その
出力端子はフリップフロップ回路21のクロック端子CKと
接続されている。そして、フリップフロップ回路21のデ
ータ入力端子Ｄは信号入力端子11と接続され、その出力
端子Ｑはデジタル信号処理装置17と接続されている。こ
の場合、上記排他的論理和否定回路19,アンド回路20,フ
リップフロップ回路21により出力手段22が構成されてい
る。

デジタル信号処理装置17はパルス発振回路部18を含んで
成り、そのパルス発振回路部18から一定の基準周期のパ
ルス信号を出力すると共に、入力する二値化信号に基づ
いて各種処理を実行する。

次に上記構成の作用を第２図のタイミングチャートを参
照して説明する。

スイッチ12がオンされると（第２図に矢印Ａで示すタイ
ミング）、信号入力端子11はロウレベル信号となるので
（同図（ａ）参照）、フリップフロップ回路15のデータ
入力端子Ｄの信号レベルはロウレベル信号となる。この
とき、パルス発振回路部18からパルス信号T_n-1（同図
（ｆ）参照）が出力されると、そのパルス信号T_n-1の立
下りタイミングで、フリップフロップ回路15に「Ｌ」が
記憶されてその出力端子Ｑからロウレベル信号が出力さ
れる（同図（ｂ）参照）。すると、そのタイミングで排
他的論理和否定回路19の入力レベルが何れもロウレベル
信号となるから、排他的論理和否定回路19からハイレベ
ル信号が出力される（同図（ｃ）参照）。そして、排他
的論理和否定回路19からのハイレベル信号の出力状態に
おいては、アンド回路20の一方の入力レベルがハイレベ
ルとなっていることにより、パルス信号Tnはアンド回路
20を通過する。これにより、フリップフロップ回路21の
クロック端子CKにパルス信号Tnが与えられるから、その
立上りタイミングでフリップフロップ回路21には信号入
力端子11の信号レベル、この場合は「Ｌ」が記憶されて
その出力端子Ｑからはロウレベル信号が出力される。

一方、スイッチ12がオフされると（同図に矢印Ｂで示
す）、信号入力端子11の信号レベルがハイレベルに立上
る。すると、信号入力端子11のハイレベル状態における
最初のパルス信号T_n-1の立下りタイミングで、フリップ
フロップ回路15には「Ｈ」が記憶されてその出力端子Ｑ
からハイレベルが出力される。すると、排他的論理和否
定回路19の入力レベルの何れもがハイレベルとなること
から、その出力はハイレベルとなるので、次のパルス信
号Tnはアンド回路20を通過し、これにより、フリップフ
ロップ回路21には「Ｈ」が記憶されてその出力端子Ｑか
らハイレベル信号が出力される。従って、デジタル信号
処理装置17は、フリップフロップ回路21からの二値化信
号に基づいて各種制御を実行する。

さて、信号入力端子11に与えられた二値化信号に、パル
ス信号Tnの立下りタイミングでノイズが重畳した場合
（第２図に矢印Ｃで示す）、本来なら「Ｌ」が記憶され
るべきフリップフロップ回路15に「Ｈ」が記憶されてし
まう。しかしながら、ノイズの発生時間長はパルス信号
Tnの基準周期よりも極めて短いから、フリップフロップ
回路15の出力端子Ｑからノイズによりハイレベル信号が
出力された場合であっても、排他的論理和否定回路19の
一方の入力端子はロウレベル状態であるので、次のパル
ス信号T_n+1の立上りタイミングまでにはロウレベルとな
っている。従って、排他的論理和否定回路19の出力はロ
ウレベルとなっているので、次のパルス信号T_n+1はアン
ド回路20を通過することが阻止され、これにより、ノイ
ズの発生にも拘らず、フリップフロップ回路17の出力端
子Ｑはロウレベルに維持される。

また、ノイズがパルス信号Tnの立下りタイミング以外で
発生した場合は（第２図に矢印Ｄで示す）、そのタイミ
ングでは信号入力端子11の信号レベルがフリップフロッ
プ回路15に記憶されることはないので、この場合も、ノ
イズにより誤った信号が出力されてしまうことはない。

要するに、上記構成のものによれば、信号入力端子11に
入力する二値化信号の信号レベルが、パルス信号T_n-1の
立下りタイミングと次のパルス信号Tnの立上りタイミン
グとにおいて一致した場合のみ、その信号レベルがフリ
ップフロップ回路21からデジタル信号処理装置17に出力
されるので、入力した二値化信号の波形がノイズにより
変化した状態で出力されてしまうことを防止することが
できる。尚、上記実施例における入力及び出力の関係を
示す真理図を第３図に示した。

また、フリップフロップ回路21からの二値化信号の立上
り，立下り成分は鈍ることがないから、積分回路を利用
した従来例と違って、デジタル信号処理装置17がフリッ
プフロップ回路21からの信号を誤検出してしまうことは
ない。従って、デジタル信号処理装置17は、フリップフ
ロップ回路21から出力される二値化信号に基づいてスイ
ッチ13の操作に応じた各種制御を確実に実行することが
できる。

さらに、フリップフロップ回路15が信号入力端子11の信
号レベルを記憶するタイミングと、フリップフロップ回
路17が信号を出力するタイミングとを異なったタイミン
グとなるように設定したので、両者のタイミングが一致
した構成に比べて、フリップフロップ回路17から二値化
信号を安定化した状態で出力することができる。

尚、上記実施例では、パルス信号T_n-1の立下りタイミン
グから次のパルス信号Tnの立上りタイミングまでの時間
をノイズの発生時間長よりも長い所定時間に設定した
が、ノイズの発生時間長がその所定時間よりも長い虞が
ある場合は、パルス信号T_n-1の立下りタイミングから次
のパルス信号Tnの立下りタイミングまで、或はパルス信
号T_n-1の立下りタイミングから２番目のパルス信号T_n+1
の立上りタイミングまでというように任意に設定しても
よい。また、所定時間を変更するには、パルス信号発生
部18の基準周期を変更するようにしてもよく、さらには
パルス信号T_n-1が立下がったタイミングから例えばタイ
マにより設定されるタイミングまでとしてもよい。

［考案の効果］ 以上の説明から明らかなように、本考案の二値化信号出
力装置によれば、信号入力端子の信号レベルを一定の基
準周期毎に更新記憶する記憶手段を設け、この記憶手段
の記憶動作後から前記基準周期よりも短く設定された所
定時間経過したタイミングで記憶手段の記憶信号レベル
と前記入力端子の信号レベルとが一致したときのみ信号
入力端子の信号レベルに応じた信号を出力する出力手段
を設けたので、ノイズを確実に除去しながら、出力する
二値化信号の立上り，立下り成分が鈍ってしまうことが
ないという優れた効果を奏する。

【図面の簡単な説明】

第１図乃至第３図は本考案の一実施例を示すもので、第
１図は全体の回路図、第２図の各出力信号のタイミング
チャート、第３図は入力と出力との関係を示す真理値図
である。そして、第４図及び第５図は従来例を示す夫々
第１図及び第２図相当図である。 図中、15はフリップフロップ回路（記憶手段）、17はデ
ジタル信号処理装置、22は出力手段である。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】信号入力端子に与えられる二値化信号に含
   まれるノイズを除去して出力する二値化信号出力装置で
   あって、前記信号入力端子の信号レベルを一定の基準周
   期毎に更新記憶する記憶手段と、この記憶手段の記憶動
   作後から前記基準周期よりも短く設定された所定時間経
   過したタイミングで記憶手段の記憶信号レベルと前記信
   号入力端子の信号レベルとが一致したときのみ信号入力
   端子の信号レベルに応じた信号を出力する出力手段とを
   備えたことを特徴とする二値化信号出力装置。