JPH031718A - ディジタル信号入力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は例えばプロセス制御等に用いられるディジタル
信号入力の波形整形に好適なディジタル信号入力回路に
関する。

（従来の技術） 従来、例、えばプロセス制御等に用いられるディジタル
信号入力回路では、入力信号のノイズや信号接点等のチ
ャタリングを除去するために、抵抗とコンデンサによる
ＲＣ積分回路を用いて、入力信号の波形を整形する構成
としていた。

しかしながら、このようなＲＣ積分回路を用いた場合に
は、抵抗とコンデンサによる固定的な時定数を用いるた
め、各種の入力信号に応じた時定数、つまりノイズ除去
時間を取ることができない。

このため、各種の入力信号に応じてノイズ除去時間を設
定する際に、ハード的な変更を必要とする不具合があっ
た。

（発明か解決しようとする課題） 上記したように、従来、入力信号のノイズを除去する場
合において、そのノイズ除去時間の設定が困難である等
の問題があった。

本発明は上記のような点に鑑みなされたもので、ハード
的な変更を必要とせずに、各種の入力信号に応じた適切
なノイズ除去時間を容易に設定でき、ノイズのない、き
れいな信号を得ることが可−能なディジタル信号入力回
路を提供することを目的とする。

［発明の構成］ （課題を解決するだめの手段） すなわち、本発明に係るディジタル信号入力回路は、パ
ルス信号発生手段によって発生されるパルス信号に同期
して、人力（５号の立上がり時と立下がり時にそれぞれ
カウントを開始する第１、第２のカウント手段を設け、
これらのカウント値とプログラマブルに任意にその値を
設定可能なレジスタの値とを比較し、上記第１のカウン
ト手段のカウント値か上記レジスタの値と一致したとき
にブリップフロップをセットし、上記第２のカウント手
段のカウント値か上記レジスタの値と一致したときに上
記プリップフロップをリセットするようにしたものであ
る。

（作用） 上記の構成によれば、入力信号に対するノイズ除去時間
をレジスタの値によって決定できる。

したがって、レジスタの値をプログラマブルに任意に設
定することにより、各種の入力信号に応した適切なノイ
ズ除去時間を容易に設定でき、ノイズのない、きれいな
信号を得ることができる。

（実施例） 以下、図面を参照して本発明の一実施例に係るディジタ
ル信号入力回路を説明する。

第１図はその回路構成を示すブロック図である。

図において、Ｓｌは処理対象の入力信号、Ｓ２は処理済
みの出力信号、ＣＫはパルス信号、Ｅは制御信号である
。

また、１１は一定周期でパルス信号ＣＫを発生するパル
ス発生器である。Ｊ２はパルス発生器１１のパルス信号
ＣＫに同期してカウントアツプあるいはカウントダウン
するアップ／ダウンカウンタである。このカウンタ１２
は、カウント入力用のＣ端子、カウントアツプ制御用の
ｂ端子、カウントダウン制御用のＣ端子、カウント出力
用のＣ端子を有する。

１３は図示せぬ制御装置からの制御信号Ｅにより、ＦＦ
：意にその値が設定されるレジスタである。つまり、レ
ジスタ】３の値は、プログラマブルに任意に設定可能と
なっている。Ｊ４．１５は比較器である。

比較器Ｉ４は、カウンタ１２のカウント値とレジスタ１
３の値とを比較し、両者が一致したときにｒＨＪレベル
の信号を出力する。比較器１５は、カウンタ１２のカウ
ント値が「０」のときにｒＨＪ　レベルのｆＪ号を出力
する。

１６は比較器１４．１５の出力信号でセット／リセット
されるフリップフロップである。このフリップフロップ
１６は、セット用のＣ端子、リセット用のｂ端子、出力
用のＣ端子を有する。また、１７．１８はアンドゲート
、１９．２０．２１はインバータである。

次に、第２図に示すタイミングチャートを参照して同実
施例の動作を説明する。

初期状態において、入力信号Ｓ１はｒＬＪレベル、カウ
ンタ１２はリセット状態でカウント値「０」であり、レ
ジスタ１３には任意の値（ここでは、「４」パルスに相
当するデータ）が設定されているものとする。なお、こ
の状態では、フリップフロップ１Ｂの出力は「Ｌ」レベ
ルである。

まず、入力信号ＳｌがｒＨＪレベルに立」二がると、ア
ンドゲート１７を介してカウンタ１２のｂ端子にｒＨＪ
レベルの信号が入力される。これにより、カウンタ１２
は、パルス発生器１１のパルス信号ＣＫに同期してカウ
ントアツプを開始する。

ここで、レジスタ１３には、予め「４」パルスのデータ
か設定されているため、カウンタ１２のカウント値か「
４」カウントになったとき、比較器１４からｒＨＪレベ
ルの信号が出ツノされる。この比較器Ｉ４の出力により
、フリップフロップ１６がセットされ、出力信号Ｓ２は
ｒＨＪレベルとなる。すなわち、入力信号Ｓｌの入力後
、パルス発生器ＩＩから「４」パルス分のパルス信号Ｃ
Ｋが出力されたときに、出力信号Ｓ２が出力される。ま
た、このとき、比較器１４の出力がｒＨＪレベルになっ
たことにより、インバータ２０、アンドゲート１７を介
してカウンタ１２のｂ端子にｒＬＪレベルの信号が入力
される。これにより、カウンタ１２は、カウント値「４
」を保持した状態で停止する。

次に、入力信号ＳＬのレベルがｒＨＪから「Ｌ」に立下
がると、インバータ１９、アンドゲート１８を介してカ
ウンタ１２のＣ端子にｒＨＪレベルの信号が人力される
。これにより、カウンタ１２は、カウントダウンを開始
する。この場合、カウンタＩ２は、パルス信号ＣＫに同
期して、カウント値「４」からカウントダウンを開始す
る。

ここで、カウンタ１２のカウント値が「０」カウントに
なったとき、比較器１５からｒＨＪレベルの信号が出力
される。この比較器１５の出力により、フリップフロッ
プ１６がリセットされ、出力信号Ｓ２はｒＬＪレベルと
なる。すなわち、出力信号Ｓ２の出力が停止する。また
、このとき、比較器１５の出力がｒＬＪレベルになった
ことにより、インバータ２１、アンドゲート１８を介し
てカウンタ１２のＣ端子にｒＬＪレベルの信号が入力さ
れる。これにより、カウンタ１２は、リセット状態（カ
ウント値「０」）で停止する。

このように、入力信号Ｓ１が入力されると、この入力信
号Ｓ１は、その立上がり時と立下がり時の「４」パルス
を基準に波形整形され、出力信号Ｓ２として図示せぬ制
御装置に出力される。通常、入力信号Ｓｔには、第２図
に示すように、その前縁と後縁にノイズが付随しがちで
ある。本実施例では、ノイズ除去時間Ｔを「４」パルス
としているため、入力信号Ｓ１の前縁と後縁に付随する
ノイズを、「４」パルスの間、マスクすることができる
。つまり、この間のノイズを除去することができる。

この場合、上記ノイズ除去時間Ｔは、レジスタ１３の値
によって決定される。したがって、制御信号Ｅにより、
レジスタ１３の値をプログラマブルに任意に設定するこ
とにより、例えばＲＣ積分回路のようなハード的な変更
を必要とせずに、各種の入力信号に応じた適切なノイズ
除去時間Ｔを容易に設定でき、ノイズのない、きれいな
信号を得ることができる。

［発明の効果］ 以上のように本発明によれば、入力信号に対するノイズ
除去時間をレジスタの値によって決定できる。したがっ
て、ハード的な変更を必要とせずに、各種の入力信号に
応じた適切なノイズ除去時間を容易に設定でき、ノイズ
のない、きれいな信号を得ることができるものである。

【図面の簡単な説明】

第１図は本発明の一実施例に係る回路構成を示すブロッ
ク図、第２図は同実施例め動作を説明するためのタイミ
ングチャートである。 １１・・・パルス発生器、１２・・・カウンタ、１３・
・・レジスタ、Ｉ４およびＩ５・・・比較器、１６・・
・フリップフロップ、Ｉ７および１８・・・アンドゲー
ト、１９．２０および２１・・・インバータ。 出願人代理人　弁理士　鈴江武彦 第 ス

Claims (1)

1. 【特許請求の範囲】 一定周期でパルス信号を発生するパルス信号発生手段と
   、 このパルス信号発生手段のパルス信号に同期して、入力
   信号の立上がり時にカウントを開始する第１のカウント
   手段と、 上記パルス信号に同期して、上記入力信号の立下がり時
   にカウントを開始する第２のカウント手段と、 プログラマブルに任意にその値を設定可能なレジスタと
   、 上記第１のカウント手段のカウント値と上記レジスタの
   値とを比較する第１の比較手段と、上記第２のカウント
   手段のカウント値と上記レジスタの値とを比較する第２
   の比較手段と、この第１、第２の比較手段により、上記
   第１のカウント手段のカウント値が上記レジスタの値と
   一致したときにセットされ、上記第２のカウント手段の
   カウント値が上記レジスタの値と一致したときにリセッ
   トされるフリップフロップとを具備してなり、 上記レジスタの値によって決定されるノイズ除去時間で
   上記入力信号のノイズを除去することを特徴とするディ
   ジタル信号入力回路。