JPS6029245Y2 - パルス発生器 - Google Patents

Description

【考案の詳細な説明】 本考案は外部プログラムにより出力周波数を設定するパ
ルス発生器に関する。

本考案の目的は安定な発振回路出力をプログラム分周回
路によりデジタルコード設定すると共に、出力周波数の
プログラム設定を行うためのプログラム信号を用進の桁
数を表わす指数部と有効桁の数値を表わす真数部に分け
て設定できるようにすることにより少ない入力端子数に
より広い領域にわたり簡易に安定な周波数出力を得るに
ある。

本考案の他の目的は、設定周波数を回路動作の途中で随
時変更することができるようにすることにある。

以下、本考案について図面に従いながら詳細な説明をす
る。

第１図は相補型のＭＯ３ＦＥＴ回路で構成された従来の
マルチバイブレークであり、リドリガー可能なワンショ
ットタイマーとして動作する。

図中１はトリガー入力端子、２はリセット入力端子であ
る。

３及び４はトリが一人力とリセット入力信号に応じて時
間標準設定回路をポンピング腰セット或はリセット状態
にするＦＥＴである。

５は可変抵抗、６はコンデンサであって第１図の回路に
おいて時間設定の標準を威す素子である。

７は波型整形回路、８は出力である。

ワンショットパルスの幅を設定するには５の可変抵抗を
調整してやりＣＲ値を適当に選択してやる。

正確にはトリガーパルスを端子１に入力しながら出力８
のパルス幅をオシロスコープ等でチェックして確認をし
なければならない。

可変抵抗を固定抵抗とし、代りにコンデンサを可変にし
た場合も同様である。

従って抵抗或はコンデンサのトリミングによりパルス幅
の設定は予めプリセットする程度のものであって安易に
設定を変えるわけにはいかない。

機器に組込んで一定のパルス幅を発生する回路として使
用する場合には第１図に示すトリマ抵抗５を組込時に測
定器に頼りながらセットしてやりそれ以降は一定のパル
ス発生器として使用する。

しかしながら、このような発振回路は抵抗５とコンデン
サ６の容量の積で発振周波数が決まるため、その調整範
囲は極めて狭い。

更に動作途中に発生周波数を随時自動的に変更すること
もほとんど不可能である。

本考案は水晶等を用いた基準発振回路とプログラマブル
カウンターによって任意のクロック信号を発生するもの
で、プログラム信号を真数部と指数部とから構成するこ
とによって調整範囲を極めて広くすると共に、出力周波
数を随時変更できるようにしたものである。

第２図は本考案に係る処の水晶発振回路部分を示す１例
である。

回路は相補型のＭＯＳトランジスタで構成された場合を
示しており１０はＰチャンネル、１１はＮチャンネルの
トランジスタでそれぞれのドレインを直列に接続し、発
振用増幅器として使用しである。

９は水晶振動子、１２は増幅器の入力と出力を結合した
帰還用抵抗督あってＭＯＳトランジスタのチャンネル抵
抗を利用し、回路動作電圧範囲において抵抗値の変化を
極力押える為にＰとＮの両チャンネルトラジスタと並列
に結合しである。

１３は水晶振動子９と直列に挿入する事によって氷晶の
高調波発振を防止する為の抵抗分である。

発振周波数が数百ＫＨｚ以上の場合には抵抗１３は大体
不要となる。

１４．１５は水晶振動子の両端に接続されたコンデンサ
であって、回路条件のバラツキ或は広い電圧範囲におい
て安定な発振条件を得る為のものである。

更に、１４或は１５のコンデンサをトリマコンデンサ、
温度補償コンデンサに置き換えて、発振周波数の微調整
、安定化をさせる事もできる。

端子１６に発振出力を得る。

第３図は本考案に係る回路部分の１例である。

９は第２図に示す水晶振動子９に一致し、直列接続され
たインバータを含めて発振回路を構成している。

発振に係る周辺の素子は省略しである。１７はバッファ
用のインバータで発振回路出力をクロックレベルに波形
整形している。

以降のブロック５３〜５６はそれぞれ用進カウンター
５７〜６３はそれぞれ２進カウンターである。

２７は出力端であり期待する出力信号を得る。

ここで５３・・・・・・５６は前置分周器で発振回路出
力に得られた周波数を後段の主分周器で使用する基準の
周波数に変換してやる回路である。

５１，５２は分周用カウンタ回路の制御回路でありプロ
グラム入力端子に、期待する出力信号に対応して予め設
定されているプログラムコード信号を入力してやる事に
よってカウンタ回路５３〜６３の出力が選択される。

ここで制御回路５１にはプログラム信号の指数を表わす
１桁の数値が４ビット信号で入力され、制御回路５２に
はプログラム信号の真数を表わす２桁の数値が１桁４ビ
ツト合計８ビット信号で入力される。

５１．５２の出力によって制御された状態に対応して出
力２７には期待した周波数の信号が得られる。

前置分周器５３・・・・・・５６の回路構成を５１の出
力で制御してやれば、後段の分周回路系の基準周波数を
用倍ごとに変換してやる事ができる。

２８は出力２７と同一の信号であり、制御回路５１．５
２のプログラム入力信号をロードする為の書き込み指令
信号である。

通常の場合、制御回路５１．５２は予め設定されている
プログラム信号に基いた制御信号を出力しており、制御
回路の出力は一定であり、従って出力２７にも一定の信
号が得られている。

これに対し、プログラム信号を随時変換してやれば出力
２７の信号の周波数を切り換えてやる事ができる。

プログラム信号と水晶発振回路出力とは基本的に同期関
係はない。

従ってプログラム信号の切換えをランダムに行なう場合
、出力２７は非同期状態で周波数が切り替る。

切り替る瞬間には予測されない波形出力が得られる。

これに対し出力より制御回路５１．５２へ同期信号とし
て書き込み指令信号２８を入れてやる事によりプログラ
ム信号の制御回路へのロードを出力に同期させてやる、
或は制御回路の出力信号を出力２７に同期させて出力す
ればプログラム信号の切換により、現在出力している周
波数に同期して、出力周波数の切換えを実行できる事に
なる。

第４図はプログラム信号の切換えに応じて出力に同期し
つつ出力周波数が切り替る模様を示したタイムチャート
である。

第４図３９は基準クロックである。

４０はプログラム信号の切換えに伴うレベル変化を示し
ている。

プログラム入力端子は複数あるからそれぞれについて切
り替る場合が考えられるが第４図は一つの端子について
代表して示している。

２７は第３図同様に出力を表わしている。

４０はバイレベルからロウレベルに変化した事によって
プログラム信号が切り換えられたとする。

４０のレベル反転位置は基準クロック３９或は出力２７
とは完全に非同期状態にある。

ここで出力２７を書き込み指令信号として４０を制御回
路にロードさせるとすれば第４図４２に示す時間だけ遅
れが生じて新しいプログラム信号が制御回路にロードさ
れる事となり、出力２７はこれを境にして位相が同期し
た形でその周波数が４３から４４へと切り替わっていく
。

第４図２７は切換えの前後でパルス幅等波形に歪みが生
じない。

第３図２９はリセット入力端子を表わす。

水晶発振回路を標準発振器として内蔵し、該発振回路よ
り分周等の手段で期待する周波数の出力を作り出してい
る事から、出力をストップ、リセット或は他と同期化さ
せてやる場合には、基本的に分周回路全体に対してリセ
ット回路を設ける必要がある。

第３図リセット端子出力は全段の分周回路に並列に接続
されており、リセット状態においては全ての分周器が分
局動作を停止している。

リセット状態からリセットが解除されると分周回路系全
体はカウンタ内容が零の状態から一斉にカウントを開始
する。

従って出力２７を外部の信号に同期させる時は同期信号
をリセット解除に一致させてやればよい。

この場合同期誤差は発振回路出力に対して１周期以内に
納まる。

以上、本考案の基になるパルス発生器について詳しく説
明してきた。

次に本考案の特徴をなす制御回路５１．５２について図
および表を用いて説明しよう。

出力信号の周波数（周期でもよいが、以下代表して周波
数として説明する）の絶対値を設定するにあたつて、最
も単純な考え方は各々の桁に対して４コの入力（２進化
Ｗ進数＝ ＢＣＤと呼ばれる）を設けるものである。

５９Ｈｚと５９００Ｈ２の場合の様子を第１表に掲げる
。

この方式ですすむなら、５９ＫＨｚを設定するには４本
づつ５桁分て合計２０本のプログラム入力端子が必要で
あり、非常に繁雑である。

本考案は、抵抗器のカラーコードにみられるように、数
字の絶対値を真数部と指数部に分けて構成するものであ
る。

この方法によれば、真数部２桁、指数部１桁とれば５９
Ｈｚは真数部が５９．指数部がＯであり、続けて５９０
と表わせる。

同様に５９００Ｈｚは５９２と表わされ、ＢＣＤコード
化すると第２表のようになる。

さらに５９ＫＨｚの場合でも同じ＜１２本のプログラム
入力端子によって設定でき、真数部２桁、指数部１桁の
合計３桁１２プログラム端子により極めて広範囲な設定
が可能となる。

第３図において５３〜５６は旬進カウンタ、５７〜６３
は２進カウンタである。

５１は指数部を制御する制御回路であり、４本の入力端
子が対応している。

５２は２桁の真数部を設定するための制御回路で８本の
入力端子が対応している。

この構成によれば９９Ｘ １（Ｐ−００Ｘ １（７）ま
での広い範囲の出力を比較的単純な回路構成で実現でき
る。

なお真数部の桁数は上記のように２桁である必要はなく
、１桁あるいは３桁以上でもかまわない。

また指数部に関しても同様である。

また長い周期のパルスを発生させる際には上記入力信号
の単位としてＨｚの代りに秒を用いるのが便利であろう
。

次に本考案の別の例として、入力をＢＣＤコードによら
ず、用進数のままで設定する方法を説明しよう。

５９および５９００は真数部と指数部を続けて表わすと
前述のように５９０．５９２となり、用進数のまま設定
すると第３表のようになる。

この方法は各々の桁を９桁の２進数で表す方法であり、
設定桁数（負数部子指数部）の９倍の入力端子が必要で
ある。

第３図の実施例において旬進数のまま設定できるように
するには、用進数１桁を９桁の２進数で表わした入力端
子とこれら入力端子の信号をＢＣＤコードに変換するデ
ィコーダーを制御回路５１．５２に設ければよい。

この例では１桁のＷ進数を９桁の２進数で表したが、１
晰の２進数で表わすこともできる。

本例は、前のＢＣＤコード入力による方式に比べて入力
端子数の多くなる欠点があるが、反面ＢＣＤコードに変
換する必要かないため、入力方法が明確で使いやすいと
いう特長をもっている。

なお、以上プログラムで設定するものは何ら周波数（周
期）のみならずデユーティ−についても同様に行うこと
が可能である。

以上のように、本考案は、周波数設定を真数部と指数部
に分けて設定できるため少ないプログラムコード信号に
より広範囲の周波数設定ができる。

更に、出力信号を制御部５１．５２の書き込み指令信号
として用いたためプログラム信号が途中で変化した場合
にも同期がとれ誤動作することがないため、逐次異なる
周波数が必要とされプログラム信号が変化する用途にも
利用することができる。

【図面の簡単な説明】

第１図は従来のワンショット型マルチバイブレータある
いはオシレータの１例を示すものである。 第２図は相補型ＭＯ８−ＦＥＴによる水晶発振回路例、
第３図は本考案に関する回路の構成を表わす図である。 第４図は第３図の回路動作を示すタイムチャートである
。 ５・・・・・・可変抵抗、６・・・・・・コンデンサー
、９・・・・・・水晶発振回路、５１・・・・・・指数
設定用分周制御回路、５２・・・・・・真数設定用分周
制御回路、５３〜６３・・・・・・分周カウンタ。

Claims (1)

【実用新案登録請求の範囲】
1. 一定の周波数で発振する基準発振回路、前記基準発振回
   路の出力信号又は前記出力信号の分局信号を分周するプ
   ログラム可能な複数のカウンター及び前記カウンターの
   プログラムを行なうための制御回路よりなり、前記複数
   のカウンターは第１のカウンタ一群及び前記第１のカウ
   ンタ一群に従属する第２のカウンタ一群よりなり、前記
   制御回路は前記第１のカウンタ一群の出力を選択する第
   １の制御回路と前記第２のカウンタ一群の出力を選択す
   る第２の制御回路よりなり、前記第１のカウンタ一群は
   複数の用進カウンターによって構成され、前記第２のカ
   ウンタ一群は複数の２進カウンターによって構成され、
   前記第１の制御回路にはプログラム信号の指数を表わす
   信号が入力され、前記第２の制御回路にはプログラム信
   号の真数を表わす信号が入力され、前記第１及び第２の
   カウンタ一群の複数の出力は前記出力に対応するそれぞ
   れの第１の複数のゲート回路を介して単一の第２のゲー
   ト回路に接続され、前記第１の複数のゲート回路の他の
   入力端子にはそれぞれ前記カウンタ一群の出力を選択す
   るための前記第１及び第２の制御回路の出力が入力され
   、前記第２のゲート回路の出力は出力端に接続されると
   共に、前記第２のゲート回路の出力は書き込み指令信号
   として前記第１及び第２の制御回路に入力されることを
   特徴とするパルス発生器。