JPH0633717Y2 - 発振回路の歩度調整装置 - Google Patents
発振回路の歩度調整装置Info
- Publication number
- JPH0633717Y2 JPH0633717Y2 JP1983031157U JP3115783U JPH0633717Y2 JP H0633717 Y2 JPH0633717 Y2 JP H0633717Y2 JP 1983031157 U JP1983031157 U JP 1983031157U JP 3115783 U JP3115783 U JP 3115783U JP H0633717 Y2 JPH0633717 Y2 JP H0633717Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- stage
- circuit
- frequency
- frequency divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electric Clocks (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【考案の詳細な説明】 本考案は発振回路の歩度調整装置に係り、第ｍ段の分周
器の出力する矩形波周期を第ｉ段の分周器の出力する矩
形波周期の選択された計数値倍だけ増加させて歩度調整
を行なうことにより、出力信号の周波数が温度変化に依
存せず水晶振動子を常に最適負荷状態で使用でき、調整
が簡単でかつ高精度である発振回路の歩度調整装置を提
供することを目的とする。
器の出力する矩形波周期を第ｉ段の分周器の出力する矩
形波周期の選択された計数値倍だけ増加させて歩度調整
を行なうことにより、出力信号の周波数が温度変化に依
存せず水晶振動子を常に最適負荷状態で使用でき、調整
が簡単でかつ高精度である発振回路の歩度調整装置を提
供することを目的とする。
一般に、一定繰り返し周波数の時計信号を取り出す等の
目的で水晶振動子を用いた発振回路が用いられている。
目的で水晶振動子を用いた発振回路が用いられている。
従来の発振回路における歩度調整は第１図に示す如く水
晶振動子１の負荷となるコンデンサをトリマコンデンサ
２とし、このトリマコンデンサ２の静電容量を変化させ
て所望の繰り返し周波数の信号を得、これを1/2分周器
が多段縦続接続された分周器３で分周して時計信号を取
り出している。しかし、トリマコンデンサ２は温度変化
に応じてその容量値が変化するため発振周波数が変化し
て周波数温度特性が悪く、静電容量の変化と発振周波数
の変化との間にヒステリシスが有り調整作業が複雑であ
り、また、上記静電容量を変化させてもある程度の発振
周波数の安定度が得られるような設計とせねばならず、
水晶振動子を発振周波数が最も安定する負荷状態で使用
できないという点があつた。またトリマコンデンサ２の
代りに静電容量の異なるコンデンサを順次取り替えて発
振周波数を所望の値とする方法もコンデンサの静電容量
がとびとびの値であるため発振周波数はとびとびの値と
なり、コンデンサを順次取り替えるため調整が複雑で水
晶振動子を発振周波数が最も安定する負荷状態で使用で
きず時計の精度が悪くなるという欠点があつた。
晶振動子１の負荷となるコンデンサをトリマコンデンサ
２とし、このトリマコンデンサ２の静電容量を変化させ
て所望の繰り返し周波数の信号を得、これを1/2分周器
が多段縦続接続された分周器３で分周して時計信号を取
り出している。しかし、トリマコンデンサ２は温度変化
に応じてその容量値が変化するため発振周波数が変化し
て周波数温度特性が悪く、静電容量の変化と発振周波数
の変化との間にヒステリシスが有り調整作業が複雑であ
り、また、上記静電容量を変化させてもある程度の発振
周波数の安定度が得られるような設計とせねばならず、
水晶振動子を発振周波数が最も安定する負荷状態で使用
できないという点があつた。またトリマコンデンサ２の
代りに静電容量の異なるコンデンサを順次取り替えて発
振周波数を所望の値とする方法もコンデンサの静電容量
がとびとびの値であるため発振周波数はとびとびの値と
なり、コンデンサを順次取り替えるため調整が複雑で水
晶振動子を発振周波数が最も安定する負荷状態で使用で
きず時計の精度が悪くなるという欠点があつた。
本考案は上記の欠点を除去したものであり、第２図以下
と共にその一実施例につき説明する。
と共にその一実施例につき説明する。
第２図は本考案装置の動作説明のための基本構成図を示
す。同図中、５は水晶発振器であり、インバータ6,水晶
発振子７及び負荷コンデンサ8a,8bより構成されてお
り、この水晶発振器５で発生した例えば繰り返し周波数
略4MHzの矩形波は縦続接続された第１段及び第ｉ（ｉは
零以上の整数であり、この場合ｉ＝２）段の1/2分周器1
0,11で分周された後第３段の1/2分周器13及び第1,第２
の論理回路であるアンド回路14,15に供給される。1/2分
周器13で1/2分周された矩形波は更に後続する1/2分周器
で1/2分周され第ｍ（ｍはｍ＞ｉなる自然数で例えばｍ
＝22）段の1/2分周器の出力する矩形波はアンド回路14
の入力端子に供給される。
す。同図中、５は水晶発振器であり、インバータ6,水晶
発振子７及び負荷コンデンサ8a,8bより構成されてお
り、この水晶発振器５で発生した例えば繰り返し周波数
略4MHzの矩形波は縦続接続された第１段及び第ｉ（ｉは
零以上の整数であり、この場合ｉ＝２）段の1/2分周器1
0,11で分周された後第３段の1/2分周器13及び第1,第２
の論理回路であるアンド回路14,15に供給される。1/2分
周器13で1/2分周された矩形波は更に後続する1/2分周器
で1/2分周され第ｍ（ｍはｍ＞ｉなる自然数で例えばｍ
＝22）段の1/2分周器の出力する矩形波はアンド回路14
の入力端子に供給される。
第１の論理回路であるアンド回路14は第ｍ段の1/2分周
器16よりの矩形波がＨレベルとなつた後1/2分周器11よ
り供給される矩形波のＨレベル期間でＨレベルとなる信
号を発生してｎ進カウンタ17の計数入力端子に供給す
る。ｎ進カウンタ17はアンド回路14より供給される矩形
波のパルス数を計数する。このｎ進カウンタ17は計数値
が例えば「１」〜「10」夫々のときＨレベルの計数信号
を出力する出力端子17a〜17jを有しており、これらの出
力端子17a〜17j夫々は選択回路であるスイツチS1の固定
端子S1ａ〜S1ｊに接続され、スイツチS1の可動接片S1ｋ
は第２の論理回路であるアンド回路15の入力端子に接続
されている。従ってスイツチS1の可動接片S1ｋが固定端
子S1ａ〜S1ｊのうち例えば端子S1ｊに接続されていると
きｎ進カウンタ17の計数値が「10」になると共に、アン
ド回路15の両入力端子に供給される信号はＨレベルとな
りアンド回路15はＨレベルのパルスを出力する。このア
ンド回路15の出力するパルスは単安定マルチバイブレー
タ（モノマルチ）18によつて所定パルス幅のリセツトパ
ルスとされて第３段の1/2分周器13より第ｍ段の1/2分周
器16までの1/2分周器夫々のリセツト端子,n進カウンタ1
7のリセツト端子及び第ｍ＋１段の1/2分周器19に供給さ
れる。これによつて第３段から第ｍ段までの1/2分周器
及びｎ進カウンタ17がリセツトされる。つまり第ｍ段の
1/2分周器16の出力する矩形波はその１周期をスイツチS
1で選択されたｎ進カウンタ17の計数値に対応する1/2分
周器11の出力する矩形波の周期（この場合10周期分）だ
け増加させている。アンド回路15よりのリセツトパルス
は後続の1/2分周器19等によつて順次1/2分周され所望の
周期の時計信号とされて出力端子20より出力される。
器16よりの矩形波がＨレベルとなつた後1/2分周器11よ
り供給される矩形波のＨレベル期間でＨレベルとなる信
号を発生してｎ進カウンタ17の計数入力端子に供給す
る。ｎ進カウンタ17はアンド回路14より供給される矩形
波のパルス数を計数する。このｎ進カウンタ17は計数値
が例えば「１」〜「10」夫々のときＨレベルの計数信号
を出力する出力端子17a〜17jを有しており、これらの出
力端子17a〜17j夫々は選択回路であるスイツチS1の固定
端子S1ａ〜S1ｊに接続され、スイツチS1の可動接片S1ｋ
は第２の論理回路であるアンド回路15の入力端子に接続
されている。従ってスイツチS1の可動接片S1ｋが固定端
子S1ａ〜S1ｊのうち例えば端子S1ｊに接続されていると
きｎ進カウンタ17の計数値が「10」になると共に、アン
ド回路15の両入力端子に供給される信号はＨレベルとな
りアンド回路15はＨレベルのパルスを出力する。このア
ンド回路15の出力するパルスは単安定マルチバイブレー
タ（モノマルチ）18によつて所定パルス幅のリセツトパ
ルスとされて第３段の1/2分周器13より第ｍ段の1/2分周
器16までの1/2分周器夫々のリセツト端子,n進カウンタ1
7のリセツト端子及び第ｍ＋１段の1/2分周器19に供給さ
れる。これによつて第３段から第ｍ段までの1/2分周器
及びｎ進カウンタ17がリセツトされる。つまり第ｍ段の
1/2分周器16の出力する矩形波はその１周期をスイツチS
1で選択されたｎ進カウンタ17の計数値に対応する1/2分
周器11の出力する矩形波の周期（この場合10周期分）だ
け増加させている。アンド回路15よりのリセツトパルス
は後続の1/2分周器19等によつて順次1/2分周され所望の
周期の時計信号とされて出力端子20より出力される。
第２図の回路動作を第４図に示す信号タイミングチャー
トで説明する。このタイミングチャートは1/2分周器11
を２段目の分周器すなわちｉ＝２とし、同様に1/2分周
器13を（ｉ＋１＝３）とし、1/2分周器16をｍ（ｍ＝ｉ
＋５＝７）とし、またスイッチS1とS1ｄ端子にセットさ
れているものとする。
トで説明する。このタイミングチャートは1/2分周器11
を２段目の分周器すなわちｉ＝２とし、同様に1/2分周
器13を（ｉ＋１＝３）とし、1/2分周器16をｍ（ｍ＝ｉ
＋５＝７）とし、またスイッチS1とS1ｄ端子にセットさ
れているものとする。
時刻Ａにおいて、ｉ＋１〜ｉ＋５の1/2分周器は第４図
（Ａ）〜（Ｆ）に示す如くリセットされており、それぞ
れの出力はＬとなっている。1/2分周器11の出力パルス
が８パルス目の時に時刻Ｂとなり、同時に1/2分周器16
の出力はＨとなるから、アンド回路14が開き、その出力
が第４図（Ｇ）の如くなるためｎ進カウンタ17の入力に
1/2分周器11の出力パルスが供給される。ｎ進カウンタ1
7の計数値が第４図（Ｈ）の如く「４」となると、出力
端子17dは第４図（Ｉ）の如くＨレベルとなるからモノ
マルチ18出力は第４図（Ｋ）の如くなり、ｉ＋１〜ｉ＋
５の1/2分周器とｎ進カウンタ17はリセットされる。従
って、時刻t3でｉ＋１〜ｉ＋５の1/2分周器とｎ進カウ
ンタ17の論理状態は時刻t1と同一となるから、先記の動
作を繰り返すことになる。
（Ａ）〜（Ｆ）に示す如くリセットされており、それぞ
れの出力はＬとなっている。1/2分周器11の出力パルス
が８パルス目の時に時刻Ｂとなり、同時に1/2分周器16
の出力はＨとなるから、アンド回路14が開き、その出力
が第４図（Ｇ）の如くなるためｎ進カウンタ17の入力に
1/2分周器11の出力パルスが供給される。ｎ進カウンタ1
7の計数値が第４図（Ｈ）の如く「４」となると、出力
端子17dは第４図（Ｉ）の如くＨレベルとなるからモノ
マルチ18出力は第４図（Ｋ）の如くなり、ｉ＋１〜ｉ＋
５の1/2分周器とｎ進カウンタ17はリセットされる。従
って、時刻t3でｉ＋１〜ｉ＋５の1/2分周器とｎ進カウ
ンタ17の論理状態は時刻t1と同一となるから、先記の動
作を繰り返すことになる。
そこで時刻t1〜t2とt2〜t3の所要時間を考えるとt1〜t2
が1/2分周器11の出力矩形波周期t8の８サイクル分。t2
〜t3がts×ｎ進カウンタ17の計数値ｎ（この場合ｎ＝
４）サイクルとなることは明らかである。
が1/2分周器11の出力矩形波周期t8の８サイクル分。t2
〜t3がts×ｎ進カウンタ17の計数値ｎ（この場合ｎ＝
４）サイクルとなることは明らかである。
1/2分周器19に入力される周期tkを一般式で表すと、 tk＝ts×2(m-i-1)＋ts×ｎ と言える。つまり1/2分周器19の入力は第１項に示され
る基準時間に対して第２項に示す時間が加えられた周期
のパルスが印加される。
る基準時間に対して第２項に示す時間が加えられた周期
のパルスが印加される。
ここで、第ｍ段の1/2分周器16の出力する矩形波の周期
を例えば略１秒とすると、第２段の1/2分周器11が出力
する矩形波の周期は略１×10-6秒であり、これは略0.1
秒／日に相当する。つまり、スイツチS1の接続を変える
ことにより0.1秒／日単位で１秒／日の歩度調整が可能
である。
を例えば略１秒とすると、第２段の1/2分周器11が出力
する矩形波の周期は略１×10-6秒であり、これは略0.1
秒／日に相当する。つまり、スイツチS1の接続を変える
ことにより0.1秒／日単位で１秒／日の歩度調整が可能
である。
第３図は本考案装置の一実施例のブロツク系統図を示
す。同図中、第２図と同一部分には同一符号を付し、そ
の説明を省略する。第３図中、一点鎖線21に囲まれる部
分は半導体集積回路である。この集積回路21の入力端子
22は抵抗R1を介して接地されると共にコンパレータ23a
〜23jの非反転入力端子に接続されている。また、端子2
4には電源電圧が印加されており、この電源電圧はRa1，
Ra2〜Rj1，Rj2夫々で分圧されてコンパレータ23a〜23j
の反転入力端子夫々に基準電圧として供給される。この
基準電圧はコンパレータ23aのものが最高で以下コンパ
レータ23b〜23jの順にその基準電圧が低くなるよう設定
されている。これらのコンパレータ23a〜23jの出力端子
は夫々アンド回路25a〜25jの一方の入力端子に接続され
ており、またｎ進カウンタ17の出力端子17a〜17j夫々が
アンド回路25a〜25jの他方の入力端子に接続されてい
る。更にアンド回路25a〜25j夫々の出力端子はオア回路
26に接続され、オア回路26の出力端子はアンド回路15の
入力端子に接続されており、コンパレータ23a〜23j,ア
ンド回路25a〜25j,オア回路26等により選択回路が構成
されている。
す。同図中、第２図と同一部分には同一符号を付し、そ
の説明を省略する。第３図中、一点鎖線21に囲まれる部
分は半導体集積回路である。この集積回路21の入力端子
22は抵抗R1を介して接地されると共にコンパレータ23a
〜23jの非反転入力端子に接続されている。また、端子2
4には電源電圧が印加されており、この電源電圧はRa1，
Ra2〜Rj1，Rj2夫々で分圧されてコンパレータ23a〜23j
の反転入力端子夫々に基準電圧として供給される。この
基準電圧はコンパレータ23aのものが最高で以下コンパ
レータ23b〜23jの順にその基準電圧が低くなるよう設定
されている。これらのコンパレータ23a〜23jの出力端子
は夫々アンド回路25a〜25jの一方の入力端子に接続され
ており、またｎ進カウンタ17の出力端子17a〜17j夫々が
アンド回路25a〜25jの他方の入力端子に接続されてい
る。更にアンド回路25a〜25j夫々の出力端子はオア回路
26に接続され、オア回路26の出力端子はアンド回路15の
入力端子に接続されており、コンパレータ23a〜23j,ア
ンド回路25a〜25j,オア回路26等により選択回路が構成
されている。
ここで、入力端子22と端子24と同一の電源電圧が印加さ
れる端子27との間に抵抗R2が接続される。この抵抗R2の
値を変化させて入力端子22の電圧を変化できる。例えば
入力端子22の電圧をコンパレータ23aの基準電圧より低
く、コンパレータ23bの基準電圧より高く設定すると、
コンパレータ23a〜23jのうちコンパレータ23aの出力信
号のみがＬレベルとなる。このため、ｎ進カウンタ17の
計数値が「２」となるとアンド回路25bは計数値「２」
に対応したＨレベルの計数信号を出力する。従ってモノ
マルチ18はＨレベルのリセツトパルスを出力し、1/2分
周器13〜16及びｎ進カウンタ17がリセツトされて歩度調
整が行なわれる。
れる端子27との間に抵抗R2が接続される。この抵抗R2の
値を変化させて入力端子22の電圧を変化できる。例えば
入力端子22の電圧をコンパレータ23aの基準電圧より低
く、コンパレータ23bの基準電圧より高く設定すると、
コンパレータ23a〜23jのうちコンパレータ23aの出力信
号のみがＬレベルとなる。このため、ｎ進カウンタ17の
計数値が「２」となるとアンド回路25bは計数値「２」
に対応したＨレベルの計数信号を出力する。従ってモノ
マルチ18はＨレベルのリセツトパルスを出力し、1/2分
周器13〜16及びｎ進カウンタ17がリセツトされて歩度調
整が行なわれる。
この場合、集積回路21の入力端子22に接続する抵抗R2の
抵抗値を選択することによりｎ進カウンタ17の計数信号
を任意に選択することができる。つまり集積回路21の歩
度調整用端子は入力端子22だけで済む。また、端子24,2
7夫々には同一の電源電圧が印加されるので、電源電圧
が変動してコンパレータ23a〜23j夫々の非反転入力端子
に端子22より供給される電圧が変動しても、コンパレー
タ23a〜23j夫々の反転入力端子に供給される基準電圧も
上記端子22の電圧変動と同一方向に変動するためコンパ
レータ23a〜23j夫々の出力信号レベルは電源電圧の変動
の影響を受けない。このため、ｎ進カウンタ17の出力す
る計数信号を選択するアンド回路25a〜25jは電源電圧の
変動があっても、この変動がないときと同一の選択動作
を維持し、安定した動作を行なう。
抵抗値を選択することによりｎ進カウンタ17の計数信号
を任意に選択することができる。つまり集積回路21の歩
度調整用端子は入力端子22だけで済む。また、端子24,2
7夫々には同一の電源電圧が印加されるので、電源電圧
が変動してコンパレータ23a〜23j夫々の非反転入力端子
に端子22より供給される電圧が変動しても、コンパレー
タ23a〜23j夫々の反転入力端子に供給される基準電圧も
上記端子22の電圧変動と同一方向に変動するためコンパ
レータ23a〜23j夫々の出力信号レベルは電源電圧の変動
の影響を受けない。このため、ｎ進カウンタ17の出力す
る計数信号を選択するアンド回路25a〜25jは電源電圧の
変動があっても、この変動がないときと同一の選択動作
を維持し、安定した動作を行なう。
上述の如く、本考案になる発振回路の歩度調整装置は、
発振器が発生した一定周波数の信号を縦続接続された複
数段の分周器にて分周し所望の繰り返し周波数の信号を
出力する発振回路に設けられ、第ｍ（ｍはｍ＞１の整
数）段の分周器の出力する矩形波と第ｉ（ｉは０≦ｉ＜
ｍの整数）段の分周器の出力する矩形波との論理積をと
る第１の論理回路と、第１の論理回路の出力パルスを計
数し計数値に対応した複数の計数信号を出力するカウン
タと、入力端子の電圧を複数の異なった基準電圧と比較
し入力端子の電圧に応じて複数の計数信号のうち一を選
択して取り出す選択回路と、選択回路よりの計数信号と
第ｉ段の分周器よりの矩形波との論理積をとつて得られ
るリセツトパルスで第ｉ＋１段より第ｍ段までの分周器
及びカウンタをリセツトせしめると共にリセツトパルス
を第ｍ＋１段の分周器に供給する第２の論理回路とより
なり、第ｍ段の分周器の出力する矩形波周期を第ｉ段の
分周器の出力する矩形波周期の選択された計数値倍だけ
増加させて歩度調整を行なうよう構成してなるため、ト
リマコンデンサを用いる必要がなく温度が変化しても出
力矩形波の周波数は変化せず、また、水晶振動子を温度
変化があつても発振周波数が変化しないような発振周波
数が最も安定する負荷状態で使用できるので発振周波数
の安定性が良くなり、その調整作業は簡単で高精度の調
整が可能であり、装置全体を集積回路化した際の歩度調
整用端子が１端子で済む等の特長を有するものである。
発振器が発生した一定周波数の信号を縦続接続された複
数段の分周器にて分周し所望の繰り返し周波数の信号を
出力する発振回路に設けられ、第ｍ（ｍはｍ＞１の整
数）段の分周器の出力する矩形波と第ｉ（ｉは０≦ｉ＜
ｍの整数）段の分周器の出力する矩形波との論理積をと
る第１の論理回路と、第１の論理回路の出力パルスを計
数し計数値に対応した複数の計数信号を出力するカウン
タと、入力端子の電圧を複数の異なった基準電圧と比較
し入力端子の電圧に応じて複数の計数信号のうち一を選
択して取り出す選択回路と、選択回路よりの計数信号と
第ｉ段の分周器よりの矩形波との論理積をとつて得られ
るリセツトパルスで第ｉ＋１段より第ｍ段までの分周器
及びカウンタをリセツトせしめると共にリセツトパルス
を第ｍ＋１段の分周器に供給する第２の論理回路とより
なり、第ｍ段の分周器の出力する矩形波周期を第ｉ段の
分周器の出力する矩形波周期の選択された計数値倍だけ
増加させて歩度調整を行なうよう構成してなるため、ト
リマコンデンサを用いる必要がなく温度が変化しても出
力矩形波の周波数は変化せず、また、水晶振動子を温度
変化があつても発振周波数が変化しないような発振周波
数が最も安定する負荷状態で使用できるので発振周波数
の安定性が良くなり、その調整作業は簡単で高精度の調
整が可能であり、装置全体を集積回路化した際の歩度調
整用端子が１端子で済む等の特長を有するものである。
第１図は従来の歩度調整装置の一例のブロツク系統図、
第２図は本考案装置の動作説明のための基本構成図、第
３図は本考案装置の一実施例のブロツク系統図、第４図
は本考案装置の信号タイミングチャートである。 ５……発振器、10〜13,16,19……1/2分周器、17……ｎ
進カウンタ、20……出力端子、21……半導体集積回路、
23a〜23j……コンパレータ、24,27……端子、26……オ
ア回路。
第２図は本考案装置の動作説明のための基本構成図、第
３図は本考案装置の一実施例のブロツク系統図、第４図
は本考案装置の信号タイミングチャートである。 ５……発振器、10〜13,16,19……1/2分周器、17……ｎ
進カウンタ、20……出力端子、21……半導体集積回路、
23a〜23j……コンパレータ、24,27……端子、26……オ
ア回路。
Claims (1)
- 【請求項１】発振器が発生した一定周波数の信号を縦続
接続された複数段の分周器にて分周し所望の繰り返し周
波数の信号を出力する発振回路に設けられ、第ｍ（ｍは
ｍ＞１の整数）段の分周器の出力する矩形波と第ｉ（ｉ
は０≦ｉ＜ｍの整数）段の分周器の出力する矩形波との
論理積をとる第１の論理回路と、該第１の論理回路の出
力パルスを計数し計数値に対応した複数の計数信号を出
力するカウンタと、入力端子の電圧を複数の異なった基
準電圧と比較し該入力端子の電圧に応じて該複数の計数
信号のうち−を選択して取り出す選択回路と、該選択回
路よりの計数信号と該第ｉ段の分周器よりの矩形波との
論理積をとつて得られるリセツトパルスで第ｉ＋１段よ
り第ｍ段までの分周器及び該カウンタをリセツトせしめ
ると共に該リセツトパルスを第ｍ＋１段の分周器に供給
する第２の論理回路とよりなり、該第ｍ段の分周器の出
力する矩形波周期を該第ｉ段の分周器の出力する矩形波
周期の該選択された計数値倍だけ増加させて歩度調整を
行なうよう構成してなる発振回路の歩度調整装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1983031157U JPH0633717Y2 (ja) | 1983-03-04 | 1983-03-04 | 発振回路の歩度調整装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1983031157U JPH0633717Y2 (ja) | 1983-03-04 | 1983-03-04 | 発振回路の歩度調整装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59137650U JPS59137650U (ja) | 1984-09-13 |
| JPH0633717Y2 true JPH0633717Y2 (ja) | 1994-08-31 |
Family
ID=30162012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1983031157U Expired - Lifetime JPH0633717Y2 (ja) | 1983-03-04 | 1983-03-04 | 発振回路の歩度調整装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0633717Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6122305Y2 (ja) * | 1980-05-08 | 1986-07-04 |
-
1983
- 1983-03-04 JP JP1983031157U patent/JPH0633717Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59137650U (ja) | 1984-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08223037A (ja) | 周波数シンセサイザ | |
| US4207539A (en) | Frequency synthesizer | |
| US5606293A (en) | Clock generator for microcomputer having reduced start-up time | |
| US4009445A (en) | Divider for an electronic timepiece | |
| JPH0633717Y2 (ja) | 発振回路の歩度調整装置 | |
| JPH03206722A (ja) | 電圧制御発振器 | |
| JP3183494B2 (ja) | タイミング信号発生回路 | |
| US6005447A (en) | Method and device for adjusting the frequency of oscillator built in an integrated circuit | |
| JPH026655Y2 (ja) | ||
| JPH1198007A (ja) | 分周回路 | |
| JPH11205094A (ja) | 周波数可変発振器 | |
| JP3222308B2 (ja) | 電気信号遅延回路 | |
| JP3345209B2 (ja) | 逓倍回路 | |
| JP2003110364A (ja) | 信号波形生成出力装置 | |
| JPH0719012Y2 (ja) | 電圧検出回路 | |
| JPS6029245Y2 (ja) | パルス発生器 | |
| US5790112A (en) | Oscillation and trigger circuit for vertical synchronizing signal | |
| JP2956910B2 (ja) | 校正機能付タイミング測定装置 | |
| SU1552343A1 (ru) | Цифровой синтезатор частот | |
| JPH025605A (ja) | 温度補償型発振器 | |
| US4377740A (en) | Initializing circuit arrangement for a counter circuit | |
| JPH04326802A (ja) | 発振回路 | |
| JPS639210A (ja) | 発振周波数制御回路 | |
| KR890000588B1 (ko) | 가변주파수 체배기 | |
| JP2577931B2 (ja) | パルス幅計測方法 |