JPS639210A - 発振周波数制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野１ この発明は、電子時計等の発振回路の周波数調整回路に
関する。

［従来の技術］ 従来、発振回路の周波数をトリマコンデンサを用いずに
調整する回路としては次のようなものがある。

（ｉ）複数の内蔵コンデンサを設け、周波数の調整量に
応じて組合せ選択するもの。

（ｉｉ）発振回路の発振出力をＩＨｚに分周する分周回
路の分周段を制御するもの。

［従来技術の問題点］ 然るに、従来の（ｉ）のものでは、コンデンサの容量の
バラツキがあるため、組合せ選択したものの出力もバラ
ツキが多きく、そのため多数の組合せを用意する必要が
あり、構成が複雑になる問題がある。また測定しながら
周波数調整を行わねばならないから、組合せの数が多い
とそれだけ多くの時間を留する問題もある。

一方、従来の（ｉｉ）のものでは、分周回路の所定の分
周段を加減するわけであるが、１回の制御で加減する星
が多きくなるので、１０秒に１回分周段を制御するよう
な構成となり１回の歩度測定に１０秒以Ｉ−の時間を必
要とし１作業に非常に時間がかかる問題がある。また調
整埴に応じて任意の分周段を加減するために、各分周段
の出力パルスが不連続に発生するようになり、そのため
この分周回路を用いて複雑な波形のタイミングパルスを
作成し、その装置に利用しようとする際には、その分周
回路が利用できなくなる問題もあった。

［発明の１−１的］ この発明はＩ−述した事情に鑑みてなされたもので、そ
の目的とするところは、発振周波数の歩度測定が短時間
のうちに行え、またその回路も極めて筒中である発振周
波数制御回路を提供しようとするものである。

［発明の要点１ インバータ、このインバータの入力端容叶及び出力側容
に、前記入力側容量と出力側容量との間に接続された水
晶振動子を有する発振回路の周波数制御回路であって、
前記入力側容量及び出力側容量の少なくとも一方の容量
に並列に、アナログスイッチ及びコンデンサから成る直
列回路を接続し、歩度設定ｆ段の設定針に応じた間隔で
前記アナログスイッチをオン、オフし、これにより前記
直列回路のコンデンサを、前記入力側合にまたは出力側
容量に少なくとも一方の容量に並列に接続または非接続
して、発振周波数の制御を行うようにしたことを要点と
する。

［実施例］ 以下、図面を参照して、本発明を電子時計に適用した一
実施例を説明する。

第１図はこの電ｆ時計の発振器の出力を調整するための
発振周波数制御回路の回路図である。図中、インバータ
ｌ、抵抗２、抵抗３、水晶振動子４、コンデンサ５．６
が発振１！ｊ１路３１を構成する回路である。即ち、発
振用のインバータｌの入出力端ｒ−間には抵抗２が接続
され、また抵抗２の入力側の一端は氷晶振動子４の一端
に接続されると共に、コンデンサ５を介し接地されてい
る。また抵抗２の出力側の他端は抵抗３を介し水晶振動
子４の他端に接続されていると共に、更にコンデンサ６
を介し設置されている。蕊で、前記コンデンサ５はイン
バータ１の入力側容量を構成し、またコンデンサ６はイ
ンバータｌの出力側容量を構成する。

前記発振回路３１の入力側り設けられたコンデンサ７、
アナログスイッチ８は本発明の要部構成の１つである。

即ち、インバータ１の入力側にはアナログスイッチ８の
一端が埠続され、またアナログスイッチ８の他端はコン
デンサ７を介し陣地されている。そしてアナログスイッ
ｆ−８の制御端ｒ−１（ゲート）には後述するノアゲー
ト２８の出力が印加されてアナログスイッチ８をオン１
、オフさせ、これによりコンデンサ７がコンデンサ５に
対し並列に接続されたり、非接続されたりし、これによ
り発振回路３１の発振周波数が変化する構成となってい
る。

前記発振回路３１の出力側に接続されているインバータ
９はバッファ用に設けられたもので、イバータ９の出力
側に接続される分周回路１０に、発振回路が出力する３
２ＫＨｚ台の信号を伝達する。そして分周回路ｌＯはこ
の３２　Ｋ　Ｈｚ台の信号を８　Ｉｆ　ｚの信号に分周
し１．それをトリガーフリップフロップ１１の〒入力端
子に与える。

トリガーフリップ７０ツブ１１の出力側には更に、トリ
ガーフリップフロップ！２．１３が直列接続Ｓれている
。この場合、トリガーフリップフロップ１１のＱ出力は
４Ｈｚの信号であり、それはトリガーフリップフロップ
１２の〒入力端子にグーえられると共にオアゲート２５
の一端に与えられる。またトリガーフリップフロップ１
２のＱ１１１力は２Ｈｚの信号となり、これはトリガー
フリップフロップ１３の〒入力端子に与えられると共に
オアゲート２４の一端にケえられる。更にトリガ−フリ
ップフロップ１３のＱ出力はｌ　ｆ（ｚの信りとなり、
これは図示しない８１時はカウンタにダえられて現イ！
時刻の算出に用いられると共に、オアゲート２３の・端
にりえられ、またＤ型フリップフロップ２７ので入力端
ｒに′ｊえられる。

−力、図中、１４．１７．２０は共に、前記発振回路３
１の発振出力の歩Ｉバを、段室するための歩度設定スイ
ッチであり、その一端は共に接地されている、そ１７て
これら歩；■設定スイッチ１４゜１７．２０も本発明の
要部構成の１つである。この場合、歩１■設定スイッチ
１４．１７．２０のオン、オフは、歩度設定ｈ１に応じ
て行われるが、配線カット方式、”Ｆ　Ｉｌ＋ショート
方式、ＬＳＩ内部カット方式等により実行５れる。

歩１■設定スイッチ１４の他端側には、歩度設定スイッ
チ１４、ノアゲー）１５が図示の如く接続されて成る周
知回路であるラッチ回路３２が設けられており、そして
歩度設定スイッチ１４の他端側は歩度設定スイッチ１４
とノアゲート１５の接続点に接続されていると共に前記
ノアゲート２３の他端に接続されている。

同様に、歩度設定スイッチ１７の他端側にはノアゲート
１８、インバータ１９から成るラッチ回路３３が設けら
れており、そして歩度設定スイッチ１７の他端側はノア
ゲート１８、インバータ１９の接続点に接続されている
と」（に、１１１記オアゲート２４の他端に接続されて
いる。また１歩度設定スイッチ２０の他端側にはノアゲ
ート２１゜インへ−夕２２から成るラッチ回路３４が設
けられており、そして歩度設定スイッチ２０の他端側は
ノアゲート２１、インバータ２２の接続点に接続されて
いると共に、前記オアゲート２５の他端に接続されてい
る。

尚、前記ラッチ回路３２．３３．３４のノアゲート１５
．１８．２１の各・端には共に、ＲＥＳＥＴ信けが人力
するようになっており、このＲＥＳＥＴ４￥りの人力時
に各ラッチ回路３２．３３゜３４は同時にリセットされ
る。また歩度設定スイッチ１４．１７．２０の各他端側
のラインを夫々、Ｃ，ｂ、ａと呼ぶことにする。　。

前記オアゲート２３．２４．２５の各巾力は共にアンド
ゲート２６に入力し、またアンドゲート２６の出力信１
′ｆはＤ型フリップフロップ２７のＲ入力端ｒ−に入力
してＤ型フリップフロップ２７をリセットする構成とな
っている。そしてＤ型フリップフロップ２７のＤ入力端
ｆ−には、常時、２値論理レベルの“ｌ”信号が印加さ
れており、またＤ型フリップフロップ２７のＱ出力信号
はノアゲート２８の一端に入力している。このノアゲー
ト２Ｂの他端には、電ｆ〜時計の通常使用時には“０”
となるＴＥＳＴ信号が入力している。そしてＩ−述した
ように、ノアゲート２８の出力信１３はアナログスイッ
チ８のゲートに印加されてアナログスイッチ８をオン、
オフ制御する。

次に、第２図のタイムチャートを参照して動作を説明す
る。いま、１つの動作例として１歩度設定スイッチ１４
をオン状態、歩度設定スイッチ１７、歩度設定スイッチ
２０をオフ状態に設定した場合を説明する。したがって
このとき、各ラッチ回路３２．３３．３４はＲＥＳＥＴ
信号によってリセ−／　）されたのちは、ラッチ回路３
２は歩度設定スイッチ１４のオン状態をラッチし、ライ
ンＣの出力を“１”とする。またラッチ回路３３゜ラッ
チ回路３４は共に歩１ハ、没定スイッチ１７または歩Ｊ
ｆｌ’設定スイッチ２０のオフ状態をラッチし。

ライン、ｂ、ａの出力を共に“０″とする。そしてライ
ンＣの出力はオアゲート２３に入力し、またラインｂの
出力はオアゲート２４・に入力し、ラインａの出力はオ
アゲート２５に入力する。

・方１発振回路３１の発振動ｆ’ｌによってその発振１
１１力は３２ＫＨｚ台の（１号となり、インバータ９を
介し、分周回路１０にり−８えられて８　ＩＩ　ｚの゛
信ｔ）まで分周され、而し□てこの８Ｈｚの信１ｉはト
リガーフリップフロップ１１の〒入力端ｆに入力する。

その結果、トリガーフリップフロップ１１のＱ出力は４
１１　ｚの信号となり、トリガーフリップフロップ１２
の〒入力端ｆに人力し、またオアゲート２５に入力する
。また、トリガーフリップフロップ１２のＱ出力は２　
Ｉｆ　ｚの信号となり、トリガーフリップフロップ１３
の〒入力端（＋Ｖ入ヵし、またオアゲート２４に入力す
る。更にトリガーフリップフロップ１３のＱ出力はｌＨ
ｚの信号となり１図示しない計時カウンタにケえられて
現在時刻が算出されるほか、オアゲート２３に入力し、
またＤ型フリップフロップ２７ので入力端子に入力する
。

前記８　Ｈｚ、４Ｈｚ、２Ｈｚ、ｌＨｚの各信号は第２
図に示す通りである。そしてオアゲート２３の出力は、
ラインＣの出力が“１″のため常に“ｌ”となり、アン
ドゲート２６に入力する。またオアゲート２４の出力は
ラインｂの出力が“０″のため、２Ｈｚの信号と同期し
、アンドゲート２６に入力する。更にオアゲート２５の
出力はラインａが“０”のため、４　Ｈｚの信号と同期
し、アンドゲート２６に入力する。その結果、アンドゲ
ート２６の出力は第２図に示すような波形となり、Ｄ型
フリップフロップ２７をリセットすることになる。

一方、Ｄ型フリップフロップ２フはＩＨｚの信号かで入
力端子に印加されるとき、その立下りに同期してＤ入力
端子の入力信号“１”を読込み、そのＱ出力は“ｌ”と
なる。而してＤ型フリップフロップ２７のＱ出力はアン
ドゲート２６の出力信号゛ｌ”がＲ入力端ｆ＝に印加さ
れるときリセットされて第２図に示すように“０”とな
る。そしてこのようなり型フリップフロップ２７のＱ出
力の信号、即ち、第２図にみられるように、１秒のうち
の３／８秒が“ｌ”、５／８秒が０”′となる波形の信
号がノアゲート２８の一端に入力する。

ノアゲート２８の他端のＴＥＳＴ信号は通常“０”とな
っており、そのためノアゲート２８の出力は、第２図に
示すように、Ｄ型フリップフロップ２７のＱ出力の反転
信号となり、アナログスイッチ８のゲートに印加される
。その結果、アナログスイッチ８はノアゲート２８の出
力が°“Ｏ”のときオフし、コンデンサ７をコンデンサ
５に非接続状態とし、他方、ノアゲート２８の出力が“
１”のときアナログスイッチ８はオンし、コンデンサ７
をコンデンサ５に対し並列接続することになる。

この場合、アナログスイッチ８がオンしているときの発
振回路３１の発振周波数を−Ｘ　ｐ　ｐ　ｍと仮定する
と、アナログスイッチ８がオフしたときにはコンデンサ
７が非接続状態となるために、発振周波数は＋Ｙｐｐｍ
にシフトすることになる。

そのため、この動作例の場合、１秒間における平均の発
振周波数の変化は次の如くとなる。

芸で、−Ｘの周波数測定は歩度設定スイッチ１４．１７
．２０を共にオン状態のまま行い、またＹの周波数測定
はＴＥＳＴ信号を“１”にして行う。

第３図は、歩度設定スイッチ１４をオフ（図中「Ｏ」で
示す）、歩度設定スイッチ１．７．２０を共にオン（図
中ｒｌＪで示す）したときの平均発振周波数をＯｐｐｍ
として基準にした場合１歩度設定スイッチ１４．１７．
２０のオン、オフの他の７つの組合せ状態のときの平均
発振周波数は夫々、どのように変化するかを示したもの
である。

この場合、前記（１）式で、−Ｘを一２０ｐｐｍ、＋Ｙ
を＋２０ｐｐｍとしている。このようにして、歩度設定
スイッチ１４．１７．２０のオン、オフの組合せを任意
に変化ｙせるだけで、発振回路３１の発振周波数を簡単
に変更することができる。

尚、上記実施例では、本発明を電子時計に利用したが、
勿論、他の電子回路装置に用いることも任意である。

［発明の効果］ この発明は以上詳細に説明したように、極めて簡単な回
路構成で発振回路の発振周波数の調整を容易に行うこと
ができるばかりか歩度の測定も短時間で行なえる利点が
ある。

【図面の簡単な説明】

第１図は本発明の一実施例の回路構成図、第２図は動作
を説明するタイムチャート、第３図は各種歩度調整のと
きの平均発振周波数の変化を示す図である。 ■・・・・・・インバータ、４・・・・・・水晶振動子
、５．６．７・・・・・・コンデンサ、８・・・・・・
アナログスイッチ、１４．１７．２０・・・・・・歩度
設定スイッチ、２６・・・・・・アンドゲート、２７・
・・・・・Ｄ型フリップフロップ、２８・・・・・・ノ
アゲー）、３１・・・・・・発振回路。

Claims (1)

1. 【特許請求の範囲】 インバータ、このインバータの入力側容量及び出力側容
   量、前記入力側容量と出力側容量との間に接続された水
   晶振動子を有する発振回路の周波数制御回路であって、 前記入力側容量及び出力側容量の少くとも一方の容量に
   並列に接続されたアナログスイッチ及びコンデンサの直
   列回路と、 歩度を設定する手段と、 この設定手段に応じた間隔で前記アナログスイッチを接
   離する手段と を具備したことを特徴とする発振周波数制御回路。