JPS639210A - 発振周波数制御回路 - Google Patents
発振周波数制御回路Info
- Publication number
- JPS639210A JPS639210A JP15140686A JP15140686A JPS639210A JP S639210 A JPS639210 A JP S639210A JP 15140686 A JP15140686 A JP 15140686A JP 15140686 A JP15140686 A JP 15140686A JP S639210 A JPS639210 A JP S639210A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- output
- input
- gate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 41
- 239000003990 capacitor Substances 0.000 claims abstract description 37
- 239000013078 crystal Substances 0.000 claims abstract description 9
- 238000005259 measurement Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Electric Clocks (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野1
この発明は、電子時計等の発振回路の周波数調整回路に
関する。
関する。
[従来の技術]
従来、発振回路の周波数をトリマコンデンサを用いずに
調整する回路としては次のようなものがある。
調整する回路としては次のようなものがある。
(i)複数の内蔵コンデンサを設け、周波数の調整量に
応じて組合せ選択するもの。
応じて組合せ選択するもの。
(ii)発振回路の発振出力をIHzに分周する分周回
路の分周段を制御するもの。
路の分周段を制御するもの。
[従来技術の問題点]
然るに、従来の(i)のものでは、コンデンサの容量の
バラツキがあるため、組合せ選択したものの出力もバラ
ツキが多きく、そのため多数の組合せを用意する必要が
あり、構成が複雑になる問題がある。また測定しながら
周波数調整を行わねばならないから、組合せの数が多い
とそれだけ多くの時間を留する問題もある。
バラツキがあるため、組合せ選択したものの出力もバラ
ツキが多きく、そのため多数の組合せを用意する必要が
あり、構成が複雑になる問題がある。また測定しながら
周波数調整を行わねばならないから、組合せの数が多い
とそれだけ多くの時間を留する問題もある。
一方、従来の(ii)のものでは、分周回路の所定の分
周段を加減するわけであるが、1回の制御で加減する星
が多きくなるので、10秒に1回分周段を制御するよう
な構成となり1回の歩度測定に10秒以I−の時間を必
要とし1作業に非常に時間がかかる問題がある。また調
整埴に応じて任意の分周段を加減するために、各分周段
の出力パルスが不連続に発生するようになり、そのため
この分周回路を用いて複雑な波形のタイミングパルスを
作成し、その装置に利用しようとする際には、その分周
回路が利用できなくなる問題もあった。
周段を加減するわけであるが、1回の制御で加減する星
が多きくなるので、10秒に1回分周段を制御するよう
な構成となり1回の歩度測定に10秒以I−の時間を必
要とし1作業に非常に時間がかかる問題がある。また調
整埴に応じて任意の分周段を加減するために、各分周段
の出力パルスが不連続に発生するようになり、そのため
この分周回路を用いて複雑な波形のタイミングパルスを
作成し、その装置に利用しようとする際には、その分周
回路が利用できなくなる問題もあった。
[発明の1−1的]
この発明はI−述した事情に鑑みてなされたもので、そ
の目的とするところは、発振周波数の歩度測定が短時間
のうちに行え、またその回路も極めて筒中である発振周
波数制御回路を提供しようとするものである。
の目的とするところは、発振周波数の歩度測定が短時間
のうちに行え、またその回路も極めて筒中である発振周
波数制御回路を提供しようとするものである。
[発明の要点1
インバータ、このインバータの入力端容叶及び出力側容
に、前記入力側容量と出力側容量との間に接続された水
晶振動子を有する発振回路の周波数制御回路であって、
前記入力側容量及び出力側容量の少なくとも一方の容量
に並列に、アナログスイッチ及びコンデンサから成る直
列回路を接続し、歩度設定f段の設定針に応じた間隔で
前記アナログスイッチをオン、オフし、これにより前記
直列回路のコンデンサを、前記入力側合にまたは出力側
容量に少なくとも一方の容量に並列に接続または非接続
して、発振周波数の制御を行うようにしたことを要点と
する。
に、前記入力側容量と出力側容量との間に接続された水
晶振動子を有する発振回路の周波数制御回路であって、
前記入力側容量及び出力側容量の少なくとも一方の容量
に並列に、アナログスイッチ及びコンデンサから成る直
列回路を接続し、歩度設定f段の設定針に応じた間隔で
前記アナログスイッチをオン、オフし、これにより前記
直列回路のコンデンサを、前記入力側合にまたは出力側
容量に少なくとも一方の容量に並列に接続または非接続
して、発振周波数の制御を行うようにしたことを要点と
する。
[実施例]
以下、図面を参照して、本発明を電子時計に適用した一
実施例を説明する。
実施例を説明する。
第1図はこの電f時計の発振器の出力を調整するための
発振周波数制御回路の回路図である。図中、インバータ
l、抵抗2、抵抗3、水晶振動子4、コンデンサ5.6
が発振1!j1路31を構成する回路である。即ち、発
振用のインバータlの入出力端r−間には抵抗2が接続
され、また抵抗2の入力側の一端は氷晶振動子4の一端
に接続されると共に、コンデンサ5を介し接地されてい
る。また抵抗2の出力側の他端は抵抗3を介し水晶振動
子4の他端に接続されていると共に、更にコンデンサ6
を介し設置されている。蕊で、前記コンデンサ5はイン
バータ1の入力側容量を構成し、またコンデンサ6はイ
ンバータlの出力側容量を構成する。
発振周波数制御回路の回路図である。図中、インバータ
l、抵抗2、抵抗3、水晶振動子4、コンデンサ5.6
が発振1!j1路31を構成する回路である。即ち、発
振用のインバータlの入出力端r−間には抵抗2が接続
され、また抵抗2の入力側の一端は氷晶振動子4の一端
に接続されると共に、コンデンサ5を介し接地されてい
る。また抵抗2の出力側の他端は抵抗3を介し水晶振動
子4の他端に接続されていると共に、更にコンデンサ6
を介し設置されている。蕊で、前記コンデンサ5はイン
バータ1の入力側容量を構成し、またコンデンサ6はイ
ンバータlの出力側容量を構成する。
前記発振回路31の入力側り設けられたコンデンサ7、
アナログスイッチ8は本発明の要部構成の1つである。
アナログスイッチ8は本発明の要部構成の1つである。
即ち、インバータ1の入力側にはアナログスイッチ8の
一端が埠続され、またアナログスイッチ8の他端はコン
デンサ7を介し陣地されている。そしてアナログスイッ
f−8の制御端r−1(ゲート)には後述するノアゲー
ト28の出力が印加されてアナログスイッチ8をオン1
、オフさせ、これによりコンデンサ7がコンデンサ5に
対し並列に接続されたり、非接続されたりし、これによ
り発振回路31の発振周波数が変化する構成となってい
る。
一端が埠続され、またアナログスイッチ8の他端はコン
デンサ7を介し陣地されている。そしてアナログスイッ
f−8の制御端r−1(ゲート)には後述するノアゲー
ト28の出力が印加されてアナログスイッチ8をオン1
、オフさせ、これによりコンデンサ7がコンデンサ5に
対し並列に接続されたり、非接続されたりし、これによ
り発振回路31の発振周波数が変化する構成となってい
る。
前記発振回路31の出力側に接続されているインバータ
9はバッファ用に設けられたもので、イバータ9の出力
側に接続される分周回路10に、発振回路が出力する3
2KHz台の信号を伝達する。そして分周回路lOはこ
の32 K Hz台の信号を8 If zの信号に分周
し1.それをトリガーフリップフロップ11の〒入力端
子に与える。
9はバッファ用に設けられたもので、イバータ9の出力
側に接続される分周回路10に、発振回路が出力する3
2KHz台の信号を伝達する。そして分周回路lOはこ
の32 K Hz台の信号を8 If zの信号に分周
し1.それをトリガーフリップフロップ11の〒入力端
子に与える。
トリガーフリップ70ツブ11の出力側には更に、トリ
ガーフリップフロップ!2.13が直列接続Sれている
。この場合、トリガーフリップフロップ11のQ出力は
4Hzの信号であり、それはトリガーフリップフロップ
12の〒入力端子にグーえられると共にオアゲート25
の一端に与えられる。またトリガーフリップフロップ1
2のQ111力は2Hzの信号となり、これはトリガー
フリップフロップ13の〒入力端子に与えられると共に
オアゲート24の一端にケえられる。更にトリガ−フリ
ップフロップ13のQ出力はl f(zの信りとなり、
これは図示しない81時はカウンタにダえられて現イ!
時刻の算出に用いられると共に、オアゲート23の・端
にりえられ、またD型フリップフロップ27ので入力端
rに′jえられる。
ガーフリップフロップ!2.13が直列接続Sれている
。この場合、トリガーフリップフロップ11のQ出力は
4Hzの信号であり、それはトリガーフリップフロップ
12の〒入力端子にグーえられると共にオアゲート25
の一端に与えられる。またトリガーフリップフロップ1
2のQ111力は2Hzの信号となり、これはトリガー
フリップフロップ13の〒入力端子に与えられると共に
オアゲート24の一端にケえられる。更にトリガ−フリ
ップフロップ13のQ出力はl f(zの信りとなり、
これは図示しない81時はカウンタにダえられて現イ!
時刻の算出に用いられると共に、オアゲート23の・端
にりえられ、またD型フリップフロップ27ので入力端
rに′jえられる。
−力、図中、14.17.20は共に、前記発振回路3
1の発振出力の歩Iバを、段室するための歩度設定スイ
ッチであり、その一端は共に接地されている、そ17て
これら歩;■設定スイッチ14゜17.20も本発明の
要部構成の1つである。この場合、歩1■設定スイッチ
14.17.20のオン、オフは、歩度設定h1に応じ
て行われるが、配線カット方式、”F Il+ショート
方式、LSI内部カット方式等により実行5れる。
1の発振出力の歩Iバを、段室するための歩度設定スイ
ッチであり、その一端は共に接地されている、そ17て
これら歩;■設定スイッチ14゜17.20も本発明の
要部構成の1つである。この場合、歩1■設定スイッチ
14.17.20のオン、オフは、歩度設定h1に応じ
て行われるが、配線カット方式、”F Il+ショート
方式、LSI内部カット方式等により実行5れる。
歩1■設定スイッチ14の他端側には、歩度設定スイッ
チ14、ノアゲー)15が図示の如く接続されて成る周
知回路であるラッチ回路32が設けられており、そして
歩度設定スイッチ14の他端側は歩度設定スイッチ14
とノアゲート15の接続点に接続されていると共に前記
ノアゲート23の他端に接続されている。
チ14、ノアゲー)15が図示の如く接続されて成る周
知回路であるラッチ回路32が設けられており、そして
歩度設定スイッチ14の他端側は歩度設定スイッチ14
とノアゲート15の接続点に接続されていると共に前記
ノアゲート23の他端に接続されている。
同様に、歩度設定スイッチ17の他端側にはノアゲート
18、インバータ19から成るラッチ回路33が設けら
れており、そして歩度設定スイッチ17の他端側はノア
ゲート18、インバータ19の接続点に接続されている
と」(に、111記オアゲート24の他端に接続されて
いる。また1歩度設定スイッチ20の他端側にはノアゲ
ート21゜インへ−夕22から成るラッチ回路34が設
けられており、そして歩度設定スイッチ20の他端側は
ノアゲート21、インバータ22の接続点に接続されて
いると共に、前記オアゲート25の他端に接続されてい
る。
18、インバータ19から成るラッチ回路33が設けら
れており、そして歩度設定スイッチ17の他端側はノア
ゲート18、インバータ19の接続点に接続されている
と」(に、111記オアゲート24の他端に接続されて
いる。また1歩度設定スイッチ20の他端側にはノアゲ
ート21゜インへ−夕22から成るラッチ回路34が設
けられており、そして歩度設定スイッチ20の他端側は
ノアゲート21、インバータ22の接続点に接続されて
いると共に、前記オアゲート25の他端に接続されてい
る。
尚、前記ラッチ回路32.33.34のノアゲート15
.18.21の各・端には共に、RESET信けが人力
するようになっており、このRESET4¥りの人力時
に各ラッチ回路32.33゜34は同時にリセットされ
る。また歩度設定スイッチ14.17.20の各他端側
のラインを夫々、C,b、aと呼ぶことにする。 。
.18.21の各・端には共に、RESET信けが人力
するようになっており、このRESET4¥りの人力時
に各ラッチ回路32.33゜34は同時にリセットされ
る。また歩度設定スイッチ14.17.20の各他端側
のラインを夫々、C,b、aと呼ぶことにする。 。
前記オアゲート23.24.25の各巾力は共にアンド
ゲート26に入力し、またアンドゲート26の出力信1
′fはD型フリップフロップ27のR入力端r−に入力
してD型フリップフロップ27をリセットする構成とな
っている。そしてD型フリップフロップ27のD入力端
f−には、常時、2値論理レベルの“l”信号が印加さ
れており、またD型フリップフロップ27のQ出力信号
はノアゲート28の一端に入力している。このノアゲー
ト2Bの他端には、電f〜時計の通常使用時には“0”
となるTEST信号が入力している。そしてI−述した
ように、ノアゲート28の出力信13はアナログスイッ
チ8のゲートに印加されてアナログスイッチ8をオン、
オフ制御する。
ゲート26に入力し、またアンドゲート26の出力信1
′fはD型フリップフロップ27のR入力端r−に入力
してD型フリップフロップ27をリセットする構成とな
っている。そしてD型フリップフロップ27のD入力端
f−には、常時、2値論理レベルの“l”信号が印加さ
れており、またD型フリップフロップ27のQ出力信号
はノアゲート28の一端に入力している。このノアゲー
ト2Bの他端には、電f〜時計の通常使用時には“0”
となるTEST信号が入力している。そしてI−述した
ように、ノアゲート28の出力信13はアナログスイッ
チ8のゲートに印加されてアナログスイッチ8をオン、
オフ制御する。
次に、第2図のタイムチャートを参照して動作を説明す
る。いま、1つの動作例として1歩度設定スイッチ14
をオン状態、歩度設定スイッチ17、歩度設定スイッチ
20をオフ状態に設定した場合を説明する。したがって
このとき、各ラッチ回路32.33.34はRESET
信号によってリセ−/ )されたのちは、ラッチ回路3
2は歩度設定スイッチ14のオン状態をラッチし、ライ
ンCの出力を“1”とする。またラッチ回路33゜ラッ
チ回路34は共に歩1ハ、没定スイッチ17または歩J
fl’設定スイッチ20のオフ状態をラッチし。
る。いま、1つの動作例として1歩度設定スイッチ14
をオン状態、歩度設定スイッチ17、歩度設定スイッチ
20をオフ状態に設定した場合を説明する。したがって
このとき、各ラッチ回路32.33.34はRESET
信号によってリセ−/ )されたのちは、ラッチ回路3
2は歩度設定スイッチ14のオン状態をラッチし、ライ
ンCの出力を“1”とする。またラッチ回路33゜ラッ
チ回路34は共に歩1ハ、没定スイッチ17または歩J
fl’設定スイッチ20のオフ状態をラッチし。
ライン、b、aの出力を共に“0″とする。そしてライ
ンCの出力はオアゲート23に入力し、またラインbの
出力はオアゲート24・に入力し、ラインaの出力はオ
アゲート25に入力する。
ンCの出力はオアゲート23に入力し、またラインbの
出力はオアゲート24・に入力し、ラインaの出力はオ
アゲート25に入力する。
・方1発振回路31の発振動f’lによってその発振1
11力は32KHz台の(1号となり、インバータ9を
介し、分周回路10にり−8えられて8 II zの゛
信t)まで分周され、而し□てこの8Hzの信1iはト
リガーフリップフロップ11の〒入力端fに入力する。
11力は32KHz台の(1号となり、インバータ9を
介し、分周回路10にり−8えられて8 II zの゛
信t)まで分周され、而し□てこの8Hzの信1iはト
リガーフリップフロップ11の〒入力端fに入力する。
その結果、トリガーフリップフロップ11のQ出力は4
11 zの信号となり、トリガーフリップフロップ12
の〒入力端fに人力し、またオアゲート25に入力する
。また、トリガーフリップフロップ12のQ出力は2
If zの信号となり、トリガーフリップフロップ13
の〒入力端(+V入ヵし、またオアゲート24に入力す
る。更にトリガーフリップフロップ13のQ出力はlH
zの信号となり1図示しない計時カウンタにケえられて
現在時刻が算出されるほか、オアゲート23に入力し、
またD型フリップフロップ27ので入力端子に入力する
。
11 zの信号となり、トリガーフリップフロップ12
の〒入力端fに人力し、またオアゲート25に入力する
。また、トリガーフリップフロップ12のQ出力は2
If zの信号となり、トリガーフリップフロップ13
の〒入力端(+V入ヵし、またオアゲート24に入力す
る。更にトリガーフリップフロップ13のQ出力はlH
zの信号となり1図示しない計時カウンタにケえられて
現在時刻が算出されるほか、オアゲート23に入力し、
またD型フリップフロップ27ので入力端子に入力する
。
前記8 Hz、4Hz、2Hz、lHzの各信号は第2
図に示す通りである。そしてオアゲート23の出力は、
ラインCの出力が“1″のため常に“l”となり、アン
ドゲート26に入力する。またオアゲート24の出力は
ラインbの出力が“0″のため、2Hzの信号と同期し
、アンドゲート26に入力する。更にオアゲート25の
出力はラインaが“0”のため、4 Hzの信号と同期
し、アンドゲート26に入力する。その結果、アンドゲ
ート26の出力は第2図に示すような波形となり、D型
フリップフロップ27をリセットすることになる。
図に示す通りである。そしてオアゲート23の出力は、
ラインCの出力が“1″のため常に“l”となり、アン
ドゲート26に入力する。またオアゲート24の出力は
ラインbの出力が“0″のため、2Hzの信号と同期し
、アンドゲート26に入力する。更にオアゲート25の
出力はラインaが“0”のため、4 Hzの信号と同期
し、アンドゲート26に入力する。その結果、アンドゲ
ート26の出力は第2図に示すような波形となり、D型
フリップフロップ27をリセットすることになる。
一方、D型フリップフロップ2フはIHzの信号かで入
力端子に印加されるとき、その立下りに同期してD入力
端子の入力信号“1”を読込み、そのQ出力は“l”と
なる。而してD型フリップフロップ27のQ出力はアン
ドゲート26の出力信号゛l”がR入力端f=に印加さ
れるときリセットされて第2図に示すように“0”とな
る。そしてこのようなり型フリップフロップ27のQ出
力の信号、即ち、第2図にみられるように、1秒のうち
の3/8秒が“l”、5/8秒が0”′となる波形の信
号がノアゲート28の一端に入力する。
力端子に印加されるとき、その立下りに同期してD入力
端子の入力信号“1”を読込み、そのQ出力は“l”と
なる。而してD型フリップフロップ27のQ出力はアン
ドゲート26の出力信号゛l”がR入力端f=に印加さ
れるときリセットされて第2図に示すように“0”とな
る。そしてこのようなり型フリップフロップ27のQ出
力の信号、即ち、第2図にみられるように、1秒のうち
の3/8秒が“l”、5/8秒が0”′となる波形の信
号がノアゲート28の一端に入力する。
ノアゲート28の他端のTEST信号は通常“0”とな
っており、そのためノアゲート28の出力は、第2図に
示すように、D型フリップフロップ27のQ出力の反転
信号となり、アナログスイッチ8のゲートに印加される
。その結果、アナログスイッチ8はノアゲート28の出
力が°“O”のときオフし、コンデンサ7をコンデンサ
5に非接続状態とし、他方、ノアゲート28の出力が“
1”のときアナログスイッチ8はオンし、コンデンサ7
をコンデンサ5に対し並列接続することになる。
っており、そのためノアゲート28の出力は、第2図に
示すように、D型フリップフロップ27のQ出力の反転
信号となり、アナログスイッチ8のゲートに印加される
。その結果、アナログスイッチ8はノアゲート28の出
力が°“O”のときオフし、コンデンサ7をコンデンサ
5に非接続状態とし、他方、ノアゲート28の出力が“
1”のときアナログスイッチ8はオンし、コンデンサ7
をコンデンサ5に対し並列接続することになる。
この場合、アナログスイッチ8がオンしているときの発
振回路31の発振周波数を−X p p mと仮定する
と、アナログスイッチ8がオフしたときにはコンデンサ
7が非接続状態となるために、発振周波数は+Yppm
にシフトすることになる。
振回路31の発振周波数を−X p p mと仮定する
と、アナログスイッチ8がオフしたときにはコンデンサ
7が非接続状態となるために、発振周波数は+Yppm
にシフトすることになる。
そのため、この動作例の場合、1秒間における平均の発
振周波数の変化は次の如くとなる。
振周波数の変化は次の如くとなる。
芸で、−Xの周波数測定は歩度設定スイッチ14.17
.20を共にオン状態のまま行い、またYの周波数測定
はTEST信号を“1”にして行う。
.20を共にオン状態のまま行い、またYの周波数測定
はTEST信号を“1”にして行う。
第3図は、歩度設定スイッチ14をオフ(図中「O」で
示す)、歩度設定スイッチ1.7.20を共にオン(図
中rlJで示す)したときの平均発振周波数をOppm
として基準にした場合1歩度設定スイッチ14.17.
20のオン、オフの他の7つの組合せ状態のときの平均
発振周波数は夫々、どのように変化するかを示したもの
である。
示す)、歩度設定スイッチ1.7.20を共にオン(図
中rlJで示す)したときの平均発振周波数をOppm
として基準にした場合1歩度設定スイッチ14.17.
20のオン、オフの他の7つの組合せ状態のときの平均
発振周波数は夫々、どのように変化するかを示したもの
である。
この場合、前記(1)式で、−Xを一20ppm、+Y
を+20ppmとしている。このようにして、歩度設定
スイッチ14.17.20のオン、オフの組合せを任意
に変化yせるだけで、発振回路31の発振周波数を簡単
に変更することができる。
を+20ppmとしている。このようにして、歩度設定
スイッチ14.17.20のオン、オフの組合せを任意
に変化yせるだけで、発振回路31の発振周波数を簡単
に変更することができる。
尚、上記実施例では、本発明を電子時計に利用したが、
勿論、他の電子回路装置に用いることも任意である。
勿論、他の電子回路装置に用いることも任意である。
[発明の効果]
この発明は以上詳細に説明したように、極めて簡単な回
路構成で発振回路の発振周波数の調整を容易に行うこと
ができるばかりか歩度の測定も短時間で行なえる利点が
ある。
路構成で発振回路の発振周波数の調整を容易に行うこと
ができるばかりか歩度の測定も短時間で行なえる利点が
ある。
第1図は本発明の一実施例の回路構成図、第2図は動作
を説明するタイムチャート、第3図は各種歩度調整のと
きの平均発振周波数の変化を示す図である。 ■・・・・・・インバータ、4・・・・・・水晶振動子
、5.6.7・・・・・・コンデンサ、8・・・・・・
アナログスイッチ、14.17.20・・・・・・歩度
設定スイッチ、26・・・・・・アンドゲート、27・
・・・・・D型フリップフロップ、28・・・・・・ノ
アゲー)、31・・・・・・発振回路。
を説明するタイムチャート、第3図は各種歩度調整のと
きの平均発振周波数の変化を示す図である。 ■・・・・・・インバータ、4・・・・・・水晶振動子
、5.6.7・・・・・・コンデンサ、8・・・・・・
アナログスイッチ、14.17.20・・・・・・歩度
設定スイッチ、26・・・・・・アンドゲート、27・
・・・・・D型フリップフロップ、28・・・・・・ノ
アゲー)、31・・・・・・発振回路。
Claims (1)
- 【特許請求の範囲】 インバータ、このインバータの入力側容量及び出力側容
量、前記入力側容量と出力側容量との間に接続された水
晶振動子を有する発振回路の周波数制御回路であって、 前記入力側容量及び出力側容量の少くとも一方の容量に
並列に接続されたアナログスイッチ及びコンデンサの直
列回路と、 歩度を設定する手段と、 この設定手段に応じた間隔で前記アナログスイッチを接
離する手段と を具備したことを特徴とする発振周波数制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15140686A JPS639210A (ja) | 1986-06-30 | 1986-06-30 | 発振周波数制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15140686A JPS639210A (ja) | 1986-06-30 | 1986-06-30 | 発振周波数制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS639210A true JPS639210A (ja) | 1988-01-14 |
Family
ID=15517895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15140686A Pending JPS639210A (ja) | 1986-06-30 | 1986-06-30 | 発振周波数制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS639210A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5699255A (en) * | 1979-12-26 | 1981-08-10 | Polaroid Corp | Novel xanthene compound and photographic product and method using same |
-
1986
- 1986-06-30 JP JP15140686A patent/JPS639210A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5699255A (en) * | 1979-12-26 | 1981-08-10 | Polaroid Corp | Novel xanthene compound and photographic product and method using same |
JPH0132975B2 (ja) * | 1979-12-26 | 1989-07-11 | Polaroid Corp |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0162640B1 (ko) | 시간축 발생기 회로와 동일 주파수의 2개의 기준 신호 발생방법 | |
US3363410A (en) | Apparatus for adjusting electric timepieces | |
US4754163A (en) | Pulse generator with adjustable pulse frequency, pulse width and pulse delay | |
US3800233A (en) | Adjustable frequency pulse generator | |
US4011516A (en) | Frequency correction arrangement | |
GB1570659A (en) | Electronic timepiece | |
JPS639210A (ja) | 発振周波数制御回路 | |
US4068462A (en) | Frequency adjustment circuit | |
JPS5925401B2 (ja) | クロツクパルス発生装置 | |
JPS5922192B2 (ja) | リセツト解除時に生ずる時間誤差を補償する時計用回路 | |
JP2742642B2 (ja) | 発振同期型周波数等変化測定法及びその装置 | |
JP2636835B2 (ja) | 周波数制御回路 | |
JPH0633717Y2 (ja) | 発振回路の歩度調整装置 | |
JPS6124957Y2 (ja) | ||
JPS6029245Y2 (ja) | パルス発生器 | |
CA1176751A (en) | Digital temperature effect generator | |
JPS60191520A (ja) | クロツクパルス発生装置 | |
JPS5828964B2 (ja) | ワンシヨツト型のマルチバイブレ−タ | |
JPS6227912Y2 (ja) | ||
JPS6128422Y2 (ja) | ||
JPS6128424Y2 (ja) | ||
JPS6233394Y2 (ja) | ||
JPH01118192A (ja) | ワンチップマイクロコンピュータ | |
JPS6024432B2 (ja) | 電子時計の周波数調整装置 | |
JPS6128425Y2 (ja) |