JPS5828964B2 - ワンシヨツト型のマルチバイブレ−タ - Google Patents

Description

【発明の詳細な説明】 本発明はプログラム人力２こより出力パルス幅をディジ
タル設定するワンショット型のマルチバイブレータに関
する。

本発明の目的は安定な基準発振信号をプログラム分周回
路で分周する事により、ディジタルコード設定で広い帯
域にわたって簡易に正確なワンショットパルス出力を得
るにある。

第１図は相補型のＭＯ８ＦＥＴ回路で構成された従来の
マルチバイブレークであり、ＩＪ ） ＩＪガー可能な
ワンショットタイマーとして動作する。

図中１はトリガー入力端子、２はリセット入力端子であ
る。

３及び４はトリガー人力とリセット人力信号に応じて時
間標準設定回路をポンピングし、セット或はリセット状
態にするＦＥＴである。

５は可変抵抗、６はコンデンサであって第１図の回路に
おいて時間設定の標準を成す素子である。

７は波形整形回路、８は出力である。

ワンショットパルスの幅を設定するには５の可変抵抗を
調整してやりＣＲ値を適当に選択してやる。

正確には、トリガーパルスを端子１に入力しながら出力
８のパルス幅をオシロスコープ等でチェックして確認を
しなければならない。

可変抵抗を固定抵抗とし、代りにコンデンサを可変にし
た場合も同様である。

従がって抵抗或はコンデンサのトリミングによるパルス
幅の設定は予めプリセットする程度のものであって常時
安易に設定を変えるわけにはいかない。

機器に組み込んで一定のパルス幅を発生する回路として
使用する場合には第１図に示すトリマ抵抗５を組込時に
ＩＩＪ５ｆ器に頼りながらセットしてやりそれ以降は一
定のパルス発生器として使用する。

しかしながらこのような発振回路においては、発振の時
定数は抵抗５の抵抗値とコンデンサ、６の容量値の積で
決定される。

これらの値の温度数は最良の場合においても１０ ／
’ＣＮ度であり、さらに経時変化も大きい。

さらに、発振回路の電源電圧によっても発振周波数は大
きく変化する。

したがって、第１図に示すような基準発振回路の用途と
しては精度の要らないものに限定される。

第２図は従来より知られる基準発振回路のタイムベース
として水晶振動子を用いたものである。

周知のように、水晶振動子の固有振動数は非常に安定で
あり、特別の注意を払わなくても優れた温度特性および
１０７年のエージング特性が得られる。

したがって、第２図のような発振回路は十分時計として
用いうる高い時間（あるいは周波数）精度が得られるた
め、用途は極めて広範になる。

第２図に揚げた回路は相補型のＭＯＳ）ランジスタで構
成された場合を示しており１０はＰチャネル、１１はＮ
チャネルのトランジスタでそれぞれのドレインを直列に
接続し、発振用増幅器として使用しである。

９は水晶振動子、１２は増幅器の入力と出力を結合した
帰還用抵抗であってＭＯＳトランジスタのチャネル抵抗
を利用し、回路動作電圧範囲において抵抗値の変化を極
力押える為にＰとＮの両チャネルトランジスタを並列に
結合しである。

１３は水晶振動子９と直列に挿入する事によって水晶の
高調波発振を防止する為の抵抗分である。

発振周波数が数百ＫＨｚ以上の場合には抵抗１３は大体
不要となる。

１４．１５は水晶振動子の両端に接続されたコンデンサ
であって、回路条件のバラツキ或は広い電圧範囲におい
て安定な発振条件を得る為のものである。

更に、１４或は１５のコンデンサをトリマコンデンサ、
温度補償コンデンサに置き換えて、発振周波数の微調整
、安定化をさせる事もできる。

端子１６に発振出力を得る。

本発明はかかる水晶振動子を時間標準とするとともに、
プログラムできる分周器を用いることにより、自在に任
意のパルス幅の出力が得られるワンショット型のマルチ
バイブレークを提供せんとするものである。

まず第３図に本発明に用いられプログラマブル分周器の
回路部分の１例を示し、第４図に本発明のワンショット
型マルチバイブレークを示す。

第３図において、９は第２図に示す水晶振動子９に一致
し、直列接続されたインバータを含めて発振回路を構成
している。

発振に係る周辺の素子は省略しである。

１７はバッファ用のインバータで発振回路出力をクロッ
クレベルに波形整形している。

以降のブロック１８，１９、及び２０，２１゜２２．２
３．２４はそれぞれカウンタ回路から成り、入力クロッ
ク信号を適当な分周比で分周してやる。

２６は出力用バッファで２７に期待する出力信号を得る
。

ここで１８及び１９は前置分周器で発振回路出力に得ら
れた周波数を後段の主分周器で使用する基準の周波数に
変換してやる回路である。

２５は分周用カウンタ回路の出力制御回路であり数端子
から成るプログラム入力端子に、期待する出力信号に対
応して予め設定されているプログラムコード信号を入力
してやる事によって分周回路の組み合わせ、構成等を制
御する。

２５の出力によって制御された状態に対応して出力２７
には期待した周波数の信号が得られる。

前置分周器１９の回路構成を２５の出力で制御してやれ
ば、後段の分周回路系の基準周波数を大幅に変換してや
る事もできる。

例えば前置分周器内に数桁以上の分周回路を補助分周回
路として内蔵し、通常の出力周波数帯域に対して時間基
準を数桁以上低い処まで持っていく事も可能となる。

即ち、第３図の回路によって得られる周波数帯域の基準
を１μｓｅｃから１ ｓｅｃ程度に設定しておき、通常
はこの帯域内でμｓｅｃのオーダーで精度高く且つ数多
くの周波数をプログラムできる様にしておく。

これに対して前記補助分周回路を使用した場合の帯域を
１ ｓｅｃから更に以下まで下げる事ができる。

然もこの場合に精度は補助分周器を使用しない場合と同
じオーダーで且つ同じ最小設定単位の間隔を期待できる
。

２Ｂは出力２７と同一の信号であり、制御回路２５のプ
ログラム入力信号をロードする為のタイミングクロック
である。

通常の場合、制御回路２５は予め設定されているプログ
ラム入力に基いたＩ１ｍ信号を出力しており、制御回路
出力は一定であり、従って出力２７にも一定の信号が得
られている。

これに対し、プログラム入力信号を随時変換してやれば
出力２７の信号の周波数を切り換えてやる事ができる。

プログラム入力信号と水晶発振回路出力とは基本的に同
期関係はない。

従ってプログラム入力信号の切換えをランダムに行なう
場合、出力２７は非同期状態で周波数が切り替る。

切り替る瞬間には予測されない波形出力が得られる。

これに対し出力より制御回路２５へ同期信号２８を入れ
てやる事によりプログラム入力信号の制御回路へのロー
ドを出力に同期させてやる。

或は制御回路出力信号を出力２７に同期させて出力すれ
ばプログラム入力の切換により、現在出力している周波
数に同期して、出力周波数の切換え実行できる事になる
。

第６図はプログラム入力の切換えに応じて出力に同期し
つつ出力周波数が切り替る模様を示したタイムチャート
である。

第６図３９は前置分周器１８又は１９により後段の分周
器へ入力される基準クロックである。

４０はプログラム入力信号の切換えに伴うレベル変化を
示している。

プログラム入力端子は複数あるからそれぞれについて切
り替る場合が考えられるが第６図は一つの端子について
代表して示している。

２７は第３図同様に出力を表わしている。

４０がハイレベルからロウレベルに変化した事によって
プログラム入力信号が切り換えられたとする。

４０のレベル反転位置は基準クロック３９或は出力２７
とは完全に非同期状態にある。

ここで出力２７をクロックとして４０を制御回路にロー
ドさせるとすれば第６図４２に示す時間だけ遅れが生じ
て新しいプログラム入力信号が制御回路にロードされる
事となり、出力２７はこれを境にして位相が同期した形
でその周波数が４３から４４へと切り替わっていく。

第６図２７は切換えの前後でパルス幅等波形に歪みが生
じない。

第３図２９はリセット入力端子を表わす。

水晶発振回路を標準発振器として内蔵し、該発振回路出
力より分周等の手段で期待する周波数の出力を作り出し
ている事から、出力をストップ、リセット或は他と同期
化させてやる場合には、基本的に分周回路全体に対して
リセット回路を設ける必要がある。

第３図リセット端子出力は全段の分周回路に並列に接続
されており、リセット状態においては全ての分周器が分
周動作を停＋ｈｔ、ている。

リセット状態からリセットが解除されると分周回路全体
はカウンタ内容が零の状態から一斉にカウントを開始す
る。

従って出力２７を外部の信号に同期させる時は同期信号
をリセット解除に一致させてやればよい。

この場合同期誤差は発振回路出力に対して１周期以内に
納まる。

分周回路系の基準クロックを発振周波数に対して十分低
くなる様に選択していれば出力２７に占める誤差は極め
て小さくなる。

又同期誤差を発振周波数の２分の１以下に押える事も可
能である。

第７図は、同期位相誤差を最大時でも発振周波数の２分
の１にする為のリセット及びクロック制御回路部分の１
例を示すものである。

第７図１７は第３図１７と一致し発振回路出カバソファ
である。

２９はリセット入力端子、４５はインバータ、４６．４
７はディレィタイプのフリップフロップ、４８はセット
、リセットタイプのフリップフロップである。

１８は第３図１８と一致する分周回路である。

１８より後段の回路は省略しである。

第７図４５は発振出力クロックを反転してやり位相が１
８００ずれたクロックとなる。

４６．４７はそれぞれ位相が１８００異なるクロックに
同期して入力データを記憶する。

２９よりリセット信号を入力データとしてフリップフロ
ップ４６，４７へ与えると４６．４７はそれぞれのクロ
ックに同期してリセット信号を出力する。

従って同一のリセット人力２９に対して４６と４７の出
力はクロックの位相にして必ず１８０°ずれる事になる
。

４６と４７の何れが先に出力されるかは入力２９のクロ
ックに対する位相によって変わる。

今仮に入力２９のレベルが反転してリセット状態が解除
されるとして、先に４６のフリップフロップ出力が入力
２９の変化を出力させたとすると、フリップフロップ４
７の出力は４６よりもクロックの半周期だけ遅れて変化
する事になる。

後段のセットリセットフリップフロップ４８には、４６
の出力１と４７の出力０が両方共ハイレベルの状態がク
ロック半周期分だけ生じ、これらを２人力とするＮＡＮ
Ｄゲ゛−トの出力がセット信号として入力される。

この前後では４８に対しりセット信号は入力されない。

フリップフロップ４８は後段のゲートを制御してフリッ
プフロップ４６の出力に応じて分周器１８に入力するク
ロックの位＼ 相を切り換える。

仮に４７の出力の反転が４６よりも先行する場合は上記
の逆の状態になる。

以上例れかの状態において分局器１８には２９のリセッ
ト解除からクロックの２分の１周期以内に必ずクロック
が送り込まれる事になり、前記した同期位相誤差は非同
期入力信号に対して従来の回路に較べて２分の１周期以
内となり半分に減る。

第４図は本発明に係るワンショット型マルチバイブレー
クの回路の例である。

９は振動子、１７はバッファ、１８から２３までは分周
回路群、２５は分周回路の制御回路である。

３０，３１は前段の分周器と同様の回路から成る分周器
であるが、制御回路２５によって制御された前段の分周
器から出力されるクロックを入力とし、一定の比率で固
定的に分周を行なっている。

３０並に３１を仮にそれぞれｌＯ進カウンタであるとす
る。

３２は比較回路である。

３３．３４は外部セット端子で、３３．３４の入力端子
と前記固定分周器を入力信号としてそれぞれの一致出力
を検出する。

３５はフリップフロップである。

３７はリドリガー制御信号、３６はトリガー人力、２９
はリセット信号である。

２６は出力バッファー、３８は出力である。

第３図にあっては、出力信号は制御回路２５に入力する
プログラム信号に対応した周波数のクロックを分周器の
構成を制御する事によって得ていたものであるが、第４
図にあっては、第３図と同様の制御回路２５のプログラ
ム入力信号に加えて、３３及び３４のプログラム入力信
号を設定してやる。

２５の入力信号により、必要とする基準クロックの周波
数を設定してやり、３３及び３４の入力信号により出力
パルスの幅即ちクロック数を設定してやる。

３０．３１が１０進カウンタで構成されている時出力パ
ルス幅は基準クロックを１単位として１から９９まで設
定できる事になる。

３２は分周器３０．３１が設定入力までカウントを行な
うと一致信号を検出してフリップフロップに一致信号を
送る。

３６がトリガー信号入力端子であって回路の動作に先立
って端子３６にトリガーパルスを入力する。

トリガーパルスはフリップフロップ３５をセット状態に
する。

３５の出力は分周器及び出力回路をリセット状態からセ
ット状態へ切換える。

以後分周回路は２５の出力によって制御された状態にお
いて分周カウントを開始し、３２によって一致出力が検
出されるまでカウントは継続する。

一致信号検出と同時に３５はリセットされ分周回路がリ
セット状態に戻ると同時に出力３８も零状態に復帰する
。

この後、トリガー信号が改めて入力されると上述の動作
が再現する。

ここで若しＩＪ ） ＩＪガー制御端子３７をロウレベ
ルに保ちリトガー可能な状態にしておくとトリガー人力
３６はフリップフロップ３５を介さずに直接分周回路を
リセットさせる事ができる。

端子３６にトリガー人力があって回路がセット状態にな
り、且つ３２より一致信号が出力される以前に更にトリ
ガー人力が３６に与えられると、回路は２度目のトリガ
ーパルス入力を起点として更に一定時間セット状態が保
たれる。

第４図はリドリガー可能なワンショットマルチバイブレ
ータ−或はタイマー回路を構成し水晶発振回路を時間基
準としてディジタル信号でパルス幅を設定できる回路で
ある。

第５図にトリガー人力と出力との関係をタイムチャート
で表わしている。

３９はバッファ１７が出力するクロック、３６はトリガ
ー人カパルスで２つのパルスが引き続いて入力される場
合を示す。

３８は出力信号である。４１はプログラム人力２５及び
カウンタ３０．３１に対するプログラム入力３３．３４
によって予め設定されたクロックパルスの数に一致し、
トリガパルス３６の内、２番目のパルスが入力されて以
降、予め設定されたパルス数だけカウントして後、出力
３８が零状態に復帰した事を表わしている。

この場合、２つのトリガーパルスの間隔は４１の幅より
も狭い。

第４図のディジタル設定型ワンショットマルチバイブレ
ークは第１図に示したタイプの従来のワンショットマル
チバイブレーク回路に比較して、時間基準が水晶発振回
路から成り極めて精度が高い。

時間設定基準が水晶発振周波数、或は水晶発振周波数の
整数分の１等の定まった値である、パルス幅の設定に当
たってはプログラム端子入力によりディジタル的に若し
くは一義的に設定でき従来の様に出力パルス幅を設定し
ながら測定器で観測チェックする必要がない、時間基準
を１βｓｅｃ或は１ｍ５ｅｃ、１ ｓｅｃ等の絶対時間
基準に合わせておけばパルス幅を実時間に合わせてわか
り易くセットできる、回路系のみで必要に応じて設定時
間幅を任意に切り換え変更していく事が可能で汎用性が
高いと同時に１回路の多重使用が可能となり回路の高能
率化が計れる。

等の特長が挙げられる。

更に前置分周回路或は補助分周回路等により、極めて広
範囲のオーダーにおいて高精度の時間設定が行なえるも
のである。

例えば第４図においてプログラム分周回路２０への入力
を仮にＩＭＨｚとし、２０，２１，２２，２３，３０゜
３１を全て１０分の１分周回路で構成する。

前置増幅器１８は発振回路の周波数をＩＭＨｚまで分周
する回路となる。

１９は１８の出力をそのまま後段に出力するか、又は１
０４の分周回路を通して１００Ｈｚ信号を後段に出力す
る回路から成るとする。

この時１０’分周回路を補助分周回路と考える。

プログラム制御回路２５によって後段の分周器３０．３
１へ送るクロックの周波数はＩＭＨｚから１００Ｈｚま
で変える事ができる。

補助分周回路を挿入している時は１００Ｈｚから１０”
Ｈｚ即ち１００秒信号まで変える事ができる。

３３及び３４のプログラム端子に１から９９までのデー
タを設定してやる事により２５のプログラム信号と併せ
て出力３８には （１〜９９）×（１０−６〜１０２）ＳｅＣ・・・・・
・（１）の時間幅において１０進２桁の範囲で任意のパ
ルス幅設定ができる。

分周用或はプログラム設定用のカウンタの段数を更に増
設する、或は１０分の１分周以外に６分の１分周の回路
を設ける等によって期待する時間設定の方式に回路を予
め構成してやれば上記以外の時間幅、設定精度での使用
も可能となる。

ここでは当然の応用として説明を省略する。

（１）に示した範囲で設定される時間幅は、設定桁数が
２桁であるが、有効桁数即ち精度は基準とする水晶発振
回路の精度に一致し遥かに桁数が多くとれる。

従ってパルス幅を設定するに当っては、従来のワンショ
ットマルチバイブレータ−の場合と比較して、相対的な
設定をするのみでなく絶対時間幅で設定してやる事がで
き然も設定に際して出力パルスをｔ、ｌｌ５ｉ器でチェ
ックする必要がなくディジタル値で設定できる。

更に回路において異なるパルス幅の信号をシークエンシ
ャルに必要とする場合には従来複数個のマルチバイブレ
ータを予め用意しておかなければならないのに対し、本
回路の場合、プログラム設定入力信号をシークエンシャ
ルに変えてやれば同一のマルチバイブレータ出力に任意
のパルス幅を順次切り換えて出力させる事が可能となり
複数個のマルチバイブレーク−の機能を１個で果たせる
。

第３図で述べたプログラム切換えに伴う出力の同期化に
関しては第４図の回路においても同様に実現される。

第４図２８′は第３図２８に準じプログラム入力の切り
替り信号を、回路のクロック及び出力に応じて制御回路
ヘロードさせるタイミング信号である。

第４図にあってはプログラム入力信号として２５の入力
と３３．３４の入力とがあり、それぞれについて独立に
同期回路を設けておけばプログラム入力の切り換えは自
由に行なう事が可能となり、プログラム入力相互の従属
性がなくなる。

リセット端子２９は回路にトリガー信号が入力され出力
３８がトリガー可能にあり、分周回路がカウント状態に
ある時にリセット信号を供給する事によって出力３８を
直接リセット状態に戻し、分周回路のカウントをストッ
プ、リセットさせる。

又セットに関しても第７図同様の回路を設けてトリガ人
力３６のクロック信号との位相ずれを発振クロックの２
分の１周期以下に押える事ができる。

本発明において、電子回路部分は必ずしもＭＯ８型トラ
ンジスタによって構成される必要はないし、また１チツ
プのＩＣ内に集積されている必要もない。

しかしながら、それらを１個のＩＣ内に作り込み、さら
にそれを振動子と同一の容器に収納するなら、製造工程
が短くなり、さらに小型化が可能なため、きわめて有効
である。

また圧電振動子として上に例証したものに代表される、
大気中でも安定した発振の得られるものを採るなら、通
常のＩＣパッケージと同じものが使えるため、振動子の
ための特別な容器は不要となり、小さな変更によってＩ
Ｃパッケージ内に振動子を収納できる。

またＩＣパッケージとしては、セラミック製の外に、プ
ラスチック製のデュアルインライン型のもの、あるいは
ＴＯ−５、ＴＯ−８と称される金属製のカンケースに収
めることも同様に可能である。

【図面の簡単な説明】

第１図は従来のワンショット型マルチバイブレータ或は
オシレータの１例を示すものである。 第２図は相補型ＭＯ８ＦＥＴによる水晶発振回路例、第
３図、第４図は本発明に係る回路の構成を表わす例であ
る。 第５図、第６図は第３図、第４図の回路動作を示すタイ
ムチャートである。 第７図は第３図、第４図の回路に付随する回路の１例で
ある。 ５・・・可変抵抗、６・・・コンデンサ、９・・・水晶
発振回路、１８，１９．２０，２１．２２・・・分周カ
ウンタ、２５・・・プログラム分周制御回路、２８・・
・プログラム人力綾取同期信号、３２・・・比較−数構
出回路、４１・・・ワンショットパルス幅。

Claims (1)

【特許請求の範囲】
1. １ 基準発振回路、分周回路、前記分周回路の分周比を
   設定するプログラム回路、前記分周回路のクロック出力
   を計数するカウンター、及び少くとも前記カウンターの
   出力と前記分周回路のリセット端子に接続するフリップ
   フロップとを有し、外部入力信号によって前記フリップ
   フロップをセットして前記分周回路を始動させ、前記分
   周回路は前記分周比設定プログラム回路の設定値に基づ
   いてクロック出力を発生し、前記カウンタが所定の値を
   計数したとき、前記フリップフロップにリセット信号を
   発生させるとともに、前記フリップフロップのリセット
   によって前記分周器をリセットさせることにより、デジ
   タル設定されたパルス幅のパルスを出力するよう構成さ
   れ、更に前記基準発振回路と前記分周回路の間にクロッ
   ク制御回路を挿入してなり、前記クロック制御回路は少
   くとも前記基準発振回路のクロック信号の反転信号を得
   をためのインバータを備え、前記クロック信号と反転信
   号を各々クロック入力とし、前記外部入力信号をデータ
   入力信号とする第１と第２のフリップフロップ、前記第
   １と第２のフリップフロップの一方の正出力と他方の負
   出力を入力とする第１のゲートと第２のゲート、前記第
   １と第２のゲートの出力を入力とする位相切換回路とを
   有し、且つ、前記クロック制御回路は、前記外部入力信
   号に同期する最初の立上りもしくは立下がり信号が前記
   クロック信号の半周期以内で出力されるよう前記クロッ
   ク信号の位相を切換え設するよう構成されたことを特徴
   とするワンショット型のマルチバイブレーク。