JPS62230117A - Ｐｌｌ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル伝送用受信機等のクロック抽出回
路用ＰＬＬ回路に関するもので、さらに詳しく言えば、
入力信号が有る期間に行つた制御を元に、入力信号が断
となった期間に位相制御を行うＰＬＬ回路に関するもの
である。

〔従来の技術〕

ＰＬＬ回路では、入力信号の位相にＰＬＬ回路の出力位
相を追随させる様にＰＬＬ回路の出力位相を制御する。

入力断となった時は、ＰＬＬ回路出力位相制御は行わな
いＰＬＬ　＠路がある。この場合は第２図に示す様に、
局部発振器の発振周波数精度がそのままＰＬＬ回路の出
力の自走周波数精度となる。

もう１つのＰＬＬ回路としては局部発振器として発信周
波数を電圧で制御できるＶａＯ形発振器を用い、制御電
圧を保持する。制御電圧を保持する方法としてはコンデ
ンサを用いる方法、Ｄ／Ａ変換を用いる方法がある・こ
の回路は回路規模が大きくなシ、装置の形状を大きくし
てしまう欠点を有する。

振器を用いて自走期間に制御を行わないか、あるいは、
■ＣＯを用いてコンデンサまたはＤ／人変換器で電圧保
持を行つていた。これらは、小形、軽量。

低価格で良い自走時初期周波数偏差抑圧特性を得ること
は困難であった。本発明は、このような点食かんがみて
創案されたもので、ＬＳＩ化になじむディジタル回路を
用いた簡易な構成で、入力信号断の時に位相制御を行う
ＰＬＬ回路を提供することを目的としている。

〔問題点を解決するための手段〕

第１図は、本発明のＰＬＬ回路のブロック図である。第
７図において／は位相比較器であって、入力端子７１％
ＰＬＬ回路出カフ２を入力する端子／２、出力端子１３
をＭし、入力信号′ｌｌがあワた場合には位相比較出力
１３を出力する。コは低域通過回路でろって、入力端子
２１からの入力を積分し、２．２端子に出力する。３は
履歴による制御回路であり、入力端子３／はＰＬＬ回路
入力があった場合の制御用低域通過回路出力２２を入力
し、記憶し、ＰＬＬ回路入力が断の場合は記憶した内容
、つｔｂ履歴に従うて制御用出力を３２端子に得る。μ
は切替スイッチであって、低域通過回路２からの入力端
子≠／と履歴による制御回路３からの入力端子ＩＡ２と
をもち、弘ｌあるいは≠２何れか７つを選択した後の出
力を端子≠３に得る。選択は、入力化’４　／　／のＭ
無に従って行われる。夕は発振器でろシ、固定の周波数
を端子よ／に得る。乙はパルス挿抜回路であり、発振器
！からの入力端子４／と切替スイッチからの制御入力端
子４２と出力端子６３を有する。６／端子のパルス列を
６２端子の制御入力に従ってパルス挿抜を行い、端子６
３に出力を得る。７は分周器であって、入力端子７１の
パルス列を分周し、出力信号を端子７２に得る。

また、ＰＬＬ回路の出力信号は端子７．２から得る。

端子７２と端子１２は、全体として負帰還となるように
接続される。本発明の最も主要な特徴は、固定周波数発
振器を用いていることと、履歴による制御回路と、切替
スイッチの動作にある。

〔作　用〕

入力信号がある場合は、切替スイッチ弘の端子４４／と
端子弘３が接続され、入力／／に追随した出カフλを得
る。この間の制御履歴は、履歴による制御回路３に端子
３１を経由して記憶される。

入力信号／ｌが断となった場合は、切替スイッチλ ≠の入力端子≠４と出力端子≠３が接続され、入力信号
があった時の制御履歴をもとに出力される制御信号３２
に従って、パルス挿抜回路６を動作させ、図２（ｂ）に
示すＰＬＬ回路出カフ２を得る。図／の構成によシ、固
定周波数発振器を用いていながら入力信号断時に位相制
御を行うところが従来の技術と異る。

〔実施例／〕

第３図は本発明の実施例でろって、履歴による制御回路
３と口て、　ＰＬＬ出カフλの／周期毎にアドレスを増
加するメモリー回路を用すている。入力／１Ｉｆｃ基準
位相入力がある場合は切替スイッチ≠は≠／と≠３が接
続されて、入力／／ＩｃＰＬＬ出カフ２が追随する様に
、ＰＬＬ回路全体が動作する。

またその時の制御情報（低域通過回路出方）をメモリー
回路に記憶しておく。入力／／に入力信号が入らなくな
ると、メモリーにその旨を知らせることによシ、上記で
記憶した制御情報をアドレスの最初から出力するととも
に切替スイッチ≠は１Ｉｔ２と≠３が接続され、履歴に
よる制御回路３がらの出力を回路乙に加えることにょシ
、入力／ｌがある時にパルス挿抜回路乙に加えられた制
御をそのままくシ返す。ＰＬＬ回路出カフ２は−２（ｂ
）となシ、履歴による制御回路３を用いない場合の同図
（ａ）に比して良い自走時初期周波数偏差抑圧特性を示
し、従来技術に比して改善がある。なおメモリーの容量
は予想される入力／／の断の時間に応じて適切に定めれ
ばよく、断時間が長い場合には上記の動作を周期的に繰
返すようにしてもよい。

〔実施例コ〕

第μ図は、本発明のもう／っの実施例であって、履歴に
よる制御回路３としてパルスの挿入、抜取り回数を計数
し、差をとって単位時間当りの挿入あるいは抜取り回数
を記憶する回路３３と、記憶した挿入あるいは抜取シ回
数に従って、決まった時間毎に挿抜制御信号を出力３２
に発生する回路３≠から成る。入力／／に入力信号かめ
る場合は、切替スイッチ≠はｌＡノと弘３が接続されて
、入力／／にＰＬＬ出カフ、２が追随する様にＰＬＬ回
路全体　　゛が動作する。また一定時間τの間でパルス
挿入回数Ｍとパルス抜取シ回数Ｎを計数・記憶しておく
。

入力ｌ／に入力信号が入らなくなると、切替スイッチ弘
のｌＩ２と弘３が接続され、履歴による制御回路３から
、以前にパルス挿抜回路乙に加えられた制御匍号を元に
、決まった時間毎に端子３２に出力式れる挿抜制御信号
３２に従ってパルス挿抜回路６がパルスの挿抜を行う。

具体的には、（Ｍ−Ｎ）を求めることによシ、一定時間
τ内で平均的にパルスを挿入したか抜取ったかとその回
数を求め、その動作を平均的に行うためにτ／（Ｍ−Ｎ
）Ｋ／回の割で挿抜パルスを出力する。

ＰＬＬ回路出カフ２は図２Φ）となシ、履歴による制御
回路３を用いない場合の同図（ａ）に比して、良い自走
時初期筒波数偏差抑圧特性を示し、従来技術に比して改
善がある。

〔実施例３〕 次に、図≠の回路を時分割方向制御伝送方式、通称ビン
ボン伝送方式に適用した場合について、より具体的な説
明を行う。ピンポン伝送方式は、λ地点間の双方向パル
ス伝送を行う方式であシ、２地点間Ａ、Ｂの伝送媒体を
ある時間帯ＴＢ／、２の間は人からＢへのパルス伝送用
として用い、次のＴＢ／Ｊの間はＢから人へのパルス伝
送用として用い、これを繰シ返し伝送媒体を一倍に有効
利用する方式である。以下、地点人の装置がクロックの
マスタ１、地点Ｂの装置がクロックのスレーブとする。

地点Ｂでは、ＴＢ／２の受信期間にクロック抽出を行い
、次のＴＢ７．２の送信期間中は受信信号がないため、
装置内のクロックが相変良く自走する必要がある。この
自足期間が繰り返し存在する。

自走中に位相制御を行うことによって、地点Ｂでの識別
再生かやシ易くなり、地点Ｂから地点Ａへ送出するパル
スのジッタが少なくなるため地点Ａでの識別再生かやシ
易くなり、地点Ｂの装置からこれに従属して動作する宅
内機器等の装置に供給するクロックのジッタを減少する
ことができる。

−例として、地点Ａ１８間のパルδ速ｉｒｅを２００ｋ
ｂ／ｓ％ＴＢを２−６ｍ秒、分周比を夕０とし、発振器
の周波数精度をＯから２００ｐｐｍとした場合について
、カウンタの規模等を求めてみる。

第１表に、発振器夕の発振梢度と履歴による制御回路３
内の計数カラ／り３３の挿抜カウント数、挿抜制御パル
ス発生器３≠の挿抜制御周期を示す。

挿抜制御周期はクロック出カフ２を単位として表わした
。同炊において挿抜カウント数は、量子化誤差に伴うカ
ウントのバラツキを考慮して７カウント多く示しである
。

地点Ｂの発振器精度が２ｏｏｐｐｍの場合、ＴＢ／′２
期間中にカウントされる挿入、抜き取シ回数の差は弘カ
ウント程度である。送信期間中には履歴による制御回路
３からはＰＬＬ出カフ２の６２回毎に挿抜制御パルスを
出力すると良い自走時初期周波数偏差抑圧特性を示し、
従来技術に比して改善がある。発振器ａ直が悪くなれば
入力信号との位相ずれが大きくなるため、挿抜制御パル
スの出力回数が増加し、従って制御周期は短かくなる。

第５図（ａＪに、地点Ａから送信されるパルスからクロ
ックを抽出して従属クロックとする装置Ｂの送受信タイ
ムチャートを示す。受信時には、第５図（Ｃ）に示す様
に入力／ｌが入ると同図中）Ｋ示すごとく切り換えスイ
ッチ≠の４／ｌ／と≠３が接続され、地点人からのパル
スを元に装ａＢ内のＰＬＬは従属同期する。送信時には
地点Ａからのパルスがない丸め、　ＰＬＬが自走する。

本発明の履歴による制御回路を用いない場合は、同図（
ｄ）に示す様に送信時に装置ＢのＰＬＬ出力位相が外れ
ていくことがある。

一方、本発明の回路を用いると、送信中も同図（ｂ）Ｋ
示す通９切）換えスイッチ≠の≠２と≠３が接続され、
パルス挿抜制御つまり位相制御を行やため、第５図（ｅ
）に示すとおりＰＬＬ出力位相は大きく外れることはな
い。つまり、ジッタが減少している。

〔発明の効果〕

以上述べてきたように、本発明によれば、ＬａＩ化にな
じむディジタル回路を用いることＫよシ、入力信号が、
ない場合においてもＰＬＬの出力周波数および位相を制
御することによシ良い自走時初期周波数偏差抑圧特性を
示し、ジッタを減少できるため、実用的には極めて有効
である。

【図面の簡単な説明】

第７図は本発明のＰＬＬ回路のブロック図、第２図はＰ
ＬＬ自走時のＰＬＬ出力位相説明図、第３図−第ｆ図は
本発明の実施例を示す図、第１表は第参図の詳細な実施
例の説明表、第５図は第≠図の実施例のＰＬＬ自走時の
ＰＬＬ出力位相説明図である。 ／・・・位相比較器、コ・・・低域通過回路、３・・・
履歴による制御回路、≠・・・切り換えスイッチ、！・
・・発振器、６・・・パルス挿抜回路、７・・・分周回
路。

Claims (2)

【特許請求の範囲】
1. （１）入力信号（１１）と分周器出力（７２）を比較す
   る位相比較器（１）と、位相比較器出力（１３）を積分
   する積分器（２）と、入力信号（１１）が断となった時
   にパルス挿抜回路（６）に対して制御信号を出力するた
   めの履歴による制御回路（３）と、パルス挿抜回路（６
   ）への制御入力（６２）を低域通過回路出力（２２）あ
   るいは履歴による制御回路出力（３２）に切り換える切
   り換えスイッチ（４）と、固定周波数を発振する発振器
   （５）と、分周器出力（７２）の位相を進めあるいは遅
   らせるためのパルス挿抜回路（６）と、パルス挿抜回路
   （６）の出力を分周する分周器（７）とからなり、入力
   信号（１１）がある時は入力信号（１１）を低域通過回
   路（２）で積分してパルス挿抜回路（６）を制御し、こ
   の制御履歴を履歴による制御回路（３）の記憶回路部分
   に時系列を追って記憶し、入力信号（１１）が断の時は
   、入力信号（１１）があった時の制御履歴をもとに入力
   信号（１１）があった時の制御をそのまま繰返し、パル
   ス挿抜回路を制御することを特徴とするＰＬＬ回路。
2. （２）入力信号（１１）と分周器出力（７２）を比較す
   る位相比較器（１）と、位相比較器出力（１３）を積分
   する積分器（２）と、入力信号（１１）が断となった時
   にパルス挿抜回路（６）に対して制御信号を出力するた
   めの履歴による制御回路（３）と、パルス挿抜回路（６
   ）への制御入力（６２）を低域通過回路出力（２２）あ
   るいは履歴による制御回路出力（３２）に切り換える切
   り換えスイッチ（４）と、固定周波数を発振する発振器
   （５）と、分周器出力（７２）の位相を進めあるいは遅
   らせるためのパルス挿抜回路（６）と、パルス挿抜回路
   （６）の出力を分周する分周器（７）とからなり、入力
   信号（１１）がある時は入力信号（１１）を低域通過回
   路（２）で積分してパルス挿抜回路（６）を制御し、さ
   らに単位時間の進み遅れ制御回数を履歴による制御回路
   （３）に記憶し、入力信号（１１）が断の時は、入力信
   号（１１）があった時の制御履歴をもとに入力信号（１
   １）があった時の単位時間τの進み遅れ制御回数（Ｍ、
   Ｎ）をもとに、概ね時間τ／（｜Ｍ−Ｎ｜）に１回進み
   遅れ制御信号を履歴による制御回路（６）が発生し、パ
   ルス挿抜回路を制御することを特徴とするＰＬＬ回路。