SU1124442A2 - Устройство тактовой синхронизации с дискретным управлением - Google Patents

Abstract

УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ С ДИСКРЕТНЫМ УПРАВЛЕНИЕМ по авт.св. № 951739, отличающеес  тем, что, с целью сокра- щени  времени установлени  синхронизма и расширени  области рабочих частот, цифррвой интегратор вьиол- нен в виде двух цепей, кажда  из которых состоит из последовательно соединенных элемента ИЛИ и суммирующего счетчика, причем тактовые входы элемента ИДИ объединены, а выходы суммирующих счетчиков подключены к входам полусумматора, выход которого  вл етс  выходом цифрового, интегратора , а входы элементов ИЛИ - входами цифрового интегратора. 1

Description

ijn.-.zi:j

(Риг.1

ИзоСфетение относитс  к электросв зи и может быть использовано в системах св зи дл  передачи дискретных сообщений, в частности, в системах передачи тц1фровой и телеметрической информации, в телеграфии и в системах с импульсно-кодовой модул цией.

По основному авт.св. № 951739 известно устройство тактовой синхронизаи1ии с дискретным управлением, содержащее последователыю соединенные фазовый детектор и цифровой интегратор , первый и второй входы которого подключены к соответствующим входам усредн ющего блока, а третий вход - к выходу подстраиваемого генератора , а также формирователь импульсов , выход которого подключен к первому входу фазового детектора, второй вход которого  вл етс  входом устройства, последовательно соединенные первый элемент совпадени , инвертор , второй элемент совпадени  и ключ, выход которого подключен к входу подстраиваемого генератора, первый вход первого элемента совпадени  подсоединен к выходу цифрового интегратора, второй вход - к первому выходу усредн ющего блока, второй выход которого подсоединен к другому входу второго элемента совпадени , выход подстраиваемого генератора подключен к входу формировател  импульсов, другие выходы которого под{ :л очены соответственно к третьему входу фазового детектора и к третьему входу усредн ющего блока, а цифровой интегратор содержит реверсивный счетчик и суммирую1ций счетчик, выходы которых подключены к входам формировател  импул-ьсов, причем входы реверсивного и суммирующего счетчиков и выход формировател  импульсов  вл ютс  соответственно входами и выходом цифрового интегратора lj .

Недостатками известного устройства тактовой синхронизации с дискретным управлением  вл ютс  большое врем  установлени  синхронизма и недостаточно пирока  область рабочих частот.

Цель изобретени  - сокращение вре мани установлени  синхронизма и расширение области рабочих частот.

Поставленна  цель достигаетс  тем что в устройстве тактовой синхронизации с дискретным упр.тлением, содержащим последовательно сш динениые фазоиый детектор и цифровой интегратор первый и второй входы которого подключены к соответствующим входам усрен ю1Ц|;го блока, а третий вход - к выходу подстраиваемого генератора, а также формирователь импульсов, выход которого подключен к перрзому входу фазового детектора, второй вход которого  вл етс  входом устройства, последовательно соединенные дервый элемент совпадени , инвертор, второй элемент совпадени  и ключ, выход которого подключен к входу подстраиваемого генератора, первый вход первог элемента совпадени  подсоединен к выходу цифрового интегратора, второй вход - к первому выходу усредн ющего блока, второй выход которого подсоединен к другому входу второго элемента совпадени , выход подстраиваемого генератора подключен к входу формировател  импульсов, другие выходы которого подключены соответственно к третьему входу фазового детектора и к третьему входу усредн ющего блока, цифровой интегратор выполнен в виде двух цепей, кажда  из которых состоит из последовательно соединенных элемента ИЛИ и суммирующего счетчика, причем тактовые входы элементов ИЛИ объединены, а вькоды суммирующих счетчиков подключены к входам полусумматора, выход которого  вл етс  выходом цифрового интегратора/ а входы элементов ИЛИ входами цифрового интегратора.

На фиг. 1 представлена структурна  электрическа  схема предложенного устройства; на фиг. 2 - временные диаграммы, по сн ющие его работу

Устройство тактовой синхронизации с дискретным управлением содержит фазовый детектор 1, цифровой интегратор 2, элементы ШШ 3 и 4, суммирующие счетчики 5 и б, полусумматор -7, усредн ющий блок 8, RS-триггеры 9 и 10, элементы 11 и 12 совпадени , инверторы 13 и 14, формирователь 15 импульсов, первый элемент 16 совпадени , инвертор 17, второй элемент 18 совпадени , ключ 19, подстраиваемый генератор 20.

Устройство работает следующим обр-азом .

С формировател  импульсов 15 на R-входы RS-триггеров 9 и 10 поступает последовательность импульсов А с пе/риодом . 2а), а на первые два Bxoj.;a фзового детектора 1 с отставанием на прем  t подают сдвинутые от носительно друг друга на врем  tj по следовательности импульсов Б и В тож с периодом Тд (фиг. 26,в). На третий вход фазового детектора 1 поступает последовате,11ьность коротких импульсов Г с частотой f I ,кратной частоте эталонного генератора (фиг. 2г). В случае совпадени  частот эталон ного и подстраиваемого генератора (. f ) импульсы Г располагаютс  между импульсами Б и В. При- этом на обоих выходах фазового детектора 1 и на пр мых выходах КЗ-тригг гров 9 и 10 устанавливаетс  логический ноль, а на выходах инверторов 13 и 14 логическа  единица.В результате через первый элемент совпадени  16, инвертор 17 и второй элемент 18 совпадени  в цепь управлени  ключа 19 с выхода пoлycy мaтopa 7 цифрового интегратора 2 поступает последовательность пр моугольных импульсов. Дл  их формировани  выходной сигнал подстраиваемого генератора 20 подаетс  на суммирующие счетчики 5 и 6 с одинаковым числом разр дов соответствен но через элементы ИЛИ 3 и 4. Далее выходные сигналы старших разр дов суммирующих счетчиков 5 и 6 поступают на пол у сумматор 7 , за кон фунышонировани  которого описываетс  логическим уравнением -ь Q . Q F Q. где и. - соответственно пр - мые и инверсные выходы старшего разр да суммирующих счетчиков 5 и 6. В результате на выходе полусумматора 7 образуетс  пр моугольное щи- ротно-импульсно-модулированное (ШИМ) напр жение, период Т которого определ етс  емкостью суммирующих счетчиков 5 и 6 и частотой подстраиваемого генератора 20 и оказьшаетс  в 2 раза меньщим периода выходного напр жени  старших разр дов суммирующих счетчиков 5 и 6. Соответственно, при одинаковой емкости счетчиков щ1фрового интегратора прототипа и предлагаемого устройства, т.е. при одинаковой точности поддержани  разс , что приводит к быстрому увеличению частоты подстраиваемого генератора 20, После сброса RS-триггера ности фаз, предлагаемое устройство имеет период управл ющего ШШнапр жени  Т -j Т. , а следовательно , в 2 раза большее быстродействие и соответственно большую область рабочих частот. Поступа  в цепь управлени  ключа 19, ИНМ-напр жение управл ет временем подключени  к врем задающей цепи подстраиваемого генератора 20. Поэтому в тот момент времени, когда ключ 19 открыт , его частота уменьшаетс  до значени  fj , и увеличиваетс  до значени  f, когда ключ 19 закрыт.При этом средн   частота . подстраиваемого генератора 20 определ етс  выражением Cf f ) Uj t,; „, где Tj - врем , равное периоду ШИМнапр жени ; t - врем  внутри периода ШИМ-напр жени , когда последнее равно логической единице и ключ 19 открыт. При выборе частот 5,- гг || + сдвиг по фазе выходных сигналов старших разр дов суммирующих счетчиков 5 и 6 устанавливаетс  равным Т/2, а длительность tg. 1/2 Tj (фиг. 2д) и в процессе работы определ етс  текущей разностью частот эталонного и подстраива- емого генератора 20, В случае увеличени  частоты эталонного генератора импульсы Г начинают перекрыватьс  с импульсами Б. При этом со второпо выхода фазового детектора 1 через элемент ИЛИ 4 на суммирующий счетчик 6 и S-вход RS-триггера 10 начинают проходит короткие импульсы. После . чего сдвиг по фазе выходных сигналов старших разр дов суммирующих счетчиков 5 и 6 уменьшаетс  и, соответственно , постепенно уменьшаетс  длительность t.ШИМ-напр жени  (фиг. 2е), т.е. цифровой интегратор 2 постепенно отрабатьгоает изменение частоты эталонного генератора. В то же врем  RS-триггер 10 переключаетс , в результате на-втором входе элемента 18 совпадени  устанавливаетс  логический ноль и ключ 19 закрывает10 в исходное состо ние, если величина изменени  длительности t ШИМнапр жёни  недостаточна, процесс повтор етс  до тех пор, пока импульсы Г не Ькажутс  снова между импульсами Б и В. В случае уменьшени  частоты эталоннойо генератора импупьсы Г начинают Нерекрыватьс  импульсами В. С первого выхода фазового детектора 1 через элемент ИЛИ 3 на вход суммидзующего счетчика 5 и S-вход RS-триггера 9 начинают проходить короткие импульсы. При этом сдвиг по фазе выходных сигналов старших, разр дов .суммируюпщх счетчиков 5 и 6 увеличиваетс  и, соответственно, постепенно увеличиваетс  длительность ШИМ-напр жени  (фиг. 2ж), RS-триггер 9 переключаетс , и остальные процессы привод т к уменьшению частоты под страиваемого генератора 20. Точность поддержани  разности фаз в режиме квазисинхронизма в основном определ етс  емкостью суммирующих счетчиков 5 и 6 и параметрами последовательностей импульсов, изображенных на фиг. 2. При этом дл  первоначального вхождени  в синхронизм устройство может дойолн тьс  системой поиска. Предлагаемое устройство тактовой синхронизации с дискретным управлелием выгодно отличаетс  от устройства-прототипа , так как обеспечивает следующие преимущества: увеличение быстродействи  и расширение области рабочих частот вследствие того, что в данной схеме период управл ющего ШИМ-напр жени  в 2 раза меньше, чем в известном устройстве в результате расшир етс  область применени  предлагаемого устройства); упрощение электрической схемы и повьшение ее надежности в результате уменьшени  числа логических элементов И, ИЛИ, вход щих в состав цифрового интегратора, замены реверсивного счетчика на суммирующий счетчик.

IA

8

п

п

1

S

гп г

S3

гп

Claims (1)

1. УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ С ДИСКРЕТНЫМ УПРАВЛЕНИЕМ по авт.св. № 951739, отличающееся тем, что, с целью сокра- \ щения времени установления синхронизма и расширения области рабочих частот, цифровой интегратор выполнен в виде двух цепей, каждая из которых состоит из последовательно соединенных элемента ИЛИ и суммирующего счетчика, причем тактовые входы элемента ИЛИ объединены, а выходы суммирующих счетчиков подключены к входам полусумматора, выход которого является выходом цифрового, интегратора, а входы элементов ИЛИ - входами цифрового интегратора.

   Ш4442 фиг.1