SU567217A1 - Устройство кадровой синхронизации - Google Patents

Description

ошибок соединен через блок усреднени  с входами управл емого счетчика, вход управлени  которого подключен к выходу порогового элемента блока обнаружени  синхрокода, а его выход - к второму входу второго из упом нутых ключей.

На чертеже представлена структурна  электрическа  схема устройства.

Устройство кадровой синхронизации содержит блок 1 обнаружени  синхрокода, состо щий из регистра 2 сдвига, на входы которого подан видеосигнал и тактовые импульсы, а выходы подключены к соответствующим входам блока 3 сравнени , одни из выходов которого св заны с входами сумматора 4, последовательно соединенного с пороговым элементом 5, другие входы блока 3 сравнени  соединены с выходами блока 6 эталонного синхрокода . Устройство содержит также регистр 7 ошибок, входы которого подключены к другим выходам блока 3 сравнени , фазируемый делитель 8 частоты, один из входов которого соединен с входом регистра 2 сдвига, а второй вход - с выходом норогового элемента 5 блока 1 обнаружени  синхрокода, ключи 9, 10, блок 11 усреднени  и управл емый счетчик 12. Первый ключ 9 включен между тактовым входом 13 устройства и соответствующим входом регистра 7 ошибок, а второй его вход соединен с входом блока 11 усреднени , З-правл емого счетчика 12 и второго ключа 10 и подключен к выходу фазируемого делител  8 частоты. Выход регистра 7 ошибок соединен через блок 11 усреднени  с входами управл емого счетчика 12, вход управлени  которого подключен к выходу порогового элемента 5 блока 1 обнаружени  синхрокода, а его выход - к второму входу второго ключа 10. Видеосигнал поступает в устройство на вход 14.

Работает устройство следующим образом.

Групповой видеосигнал, содержащий символы синхрокодов в потоке информационных символов, поступает на вход 14 в блок 1 обнаружени  синхрокода на регистр 2 сдвига, управл емый тактовыми импульсами с входа 13. Содержимое регистра сдвига на каждом такте сравниваетс  в блоке 3 с эталоном блока 6 эталонного сннхрокода. Результат сравнени  преобразуетс  с помощью сумматора 4 в аналоговую величину, котора  имеет вид ступенчатой функции. Аналоговый сигнал с выхода сумматора 4 сравниваетс  далее в пороговом элементе 5 с определенным уровнем напр жени . Если выходной сигнал сумматора 4 превышает пороговый уровень, то на выходе порогового элемента 5 образуетс  импульс ,  вл ющийс  признаком обнаруженного синхрокода. Эти импульсы фазируют делитель 8.

Выходные импульсы порогового элемента 5 поступают одновременно на вход управл емого счетчика 12, который при совпадении этих импульсов с выходными импульсами фазируемого делител  8 подсчитывает некоторое количество правильно обнаруженных синхрокодов и после заполнени  открывает ключ 10, пропуска  выходные импульсы фазируемого делител  на выход устройства. Емкость управл емого счетчика 12  вл етс  переменной: в случае относительно малого количества ошибок в принимаемом синхрокоде емкость его невелика, а при увеличении уровн  помех - увеличиваетс .

Управление счетчиком 12 осуществл етс  следующим образом.

Регистр 7 воспринимает текущее значение ощибок в моменты времени, соответствующие обнаруживаемым синхрокодам. В интервале Бремени между синхрокодами с помощью ключа 9 содержимое регистра ощибок последовательно поступает в блок 11 усреднени , который осуществл ет накопление числа ошибок за определенное количество выходных импульсов фазируемого делител  8. Информаци  старших разр дов блока усреднени  дополнительно поступает на управл емый счетчик 12, измен   его емкость, так что в случае малого количества ошибок она составл ет 1- 2, а при значительном увеличении уровн  помех- 8-10.

Такое построение позвол ет в среднем сократить врем  вхождени  в синхронизм в два, три раза при сохранении требуемой помехоустойчивости .

Claims (2)

1.Авторское свидетельство СССР №318172, кл. Н 04L 7/02, 1968.

2.Авторское свидетельство СССР № 476704, кл. Н 04N 5/04, 1973.