SU777882A1

SU777882A1 - Устройство коррекции фазы

Info

Publication number: SU777882A1
Application number: SU792731770A
Authority: SU
Inventors: Анатолий Иванович Ворожко; Лев Александрович Шарейко; Гиви Владимирович Тандилашвили; Валерий Васильевич Бачериков
Original assignee: Предприятие П/Я Р-6076; Винницкий политехнический институт
Priority date: 1979-01-24
Filing date: 1979-01-24
Publication date: 1980-11-07

Description

1

Изобретение относитс к св зи и может использоватьс в аппаратуре, синхронизации приема цифровой информации.

Известно устройство коррекции фазы, содержащее последовательно соединенные задающий генератор, делитель частоты и блок выделени синхроимпульсов, нричем к другому входу делител частоты подключен выход блока установки делител частоты в исходное состо ние, а также входной триггер и элемент И (1).

Однако известное устройство имеет недостаточную помехоустойчивость.

Цель изобретени - повышение помехоустойчивости .

Дл этого в устройство коррекции фазы, содержащее последовательно соединенные задающий генератор, делитель частоты и блок выделени синхроимпульсов, причем к другому входу делител частоты подключен выход блока установки делител частоты в исходное состо ние, а также входнойтриггер и элемент И, введены последовательно соединенные счетчик имнульсов, донолнительный элемент И и элемент ИЛИ, а также блок разрешени синхронизации, при этом информационный вход входного триггера объединен с другим входом дополнительного элемента И и с первым входом

элемента И, выход которого подключен через элемент ИЛИ к входу блока установки делител частоты в исходное состо ние, выход которого подключен к одному из входов счетчика импульсов, к другому входу которого подключен выход входного триггера, а другой выход делител частоты через блок разрешени синхронизации подключен к управл ющему входу входного триггера и к второму входу элемента И.

На чертеже

представлена структурна электрическа схема нредложенного устройства.

Устройство содержит задающий генератор 1, делитель 2 частоты, блок 3 выделени синхроимпульсов, блок 4 установки делител частоты в исходное состо ние, элемент ИЛИ 5, элементы И 6, 7, счетчик 8 имнульсов , блок 9 разрешени синхронизации и входной триггер 10.

Устройство работает следующим образом.

С включением аппаратуры счетчик 8 устанавливаетс в состо ние разрешени синхронизации. Первый информационный импульс через элемент И 6 и элемент ИЛИ 5 поступает на блок 4 установки делител частоты в исходное состо ние, с выхода которого импульс поступает на установочные входы делител 2 и счетчика 8. Следующий

Claims

Формула изобретения

Устройство коррекции фазы, содержащее посредовательно соединенные задающий ге5 нератор, делитель частоты и блок Выделения синхроимпульсов, причем к другому входу делителя частоты подключен выход блока установки делителя частоты в исходное состояние, а также входной триггер и 0 элемент И, отличающееся тем, что, с целью повышения помехоустойчивости, введены последовательно соединенные счетчик импульсов, дополнительный элемент И и элемент ИЛИ, а также блок разрешения 5 синхронизации, при этом информационный вход входного триггера объединен с другим входом дополнительного элемента И и с первым входом элемента И, выход которого подключен через элемент ИЛИ к входу 0 блока установки делителя частоты в исходное состояние, выход которого подключен к одному из входов счетчика импульсов, к другому входу которого подключен выход входного триггера, а другой выход делителя 5 частоты через блок разрешения синхронизации подключен к управляющему входу входного триггера'и к второму входу элемента И.