SU1488971A1 - Устройство фазирования тактовых импульсов - Google Patents
Устройство фазирования тактовых импульсов Download PDFInfo
- Publication number
- SU1488971A1 SU1488971A1 SU813377760A SU3377760A SU1488971A1 SU 1488971 A1 SU1488971 A1 SU 1488971A1 SU 813377760 A SU813377760 A SU 813377760A SU 3377760 A SU3377760 A SU 3377760A SU 1488971 A1 SU1488971 A1 SU 1488971A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- phase
- information
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
Изобретение относится к технике дискретной связи, предназначено для синхронизации в сетях связи, для использования в аппаратуре передачи данных и выполняет функцию согласования фазы тактовой частоты поступающего сообщения с фазой тактовой частоты приемника.
Известно устройство фазовой синх-* ронизации, содержащее последовательно соединенные местный генератор и линию задержки, выходы которой подционным входом устройства, отличающееся тем, что, с целью повышения точности фазирования, введены последовательно соединенные первый, второй и третий триггеры, а также второй фазовый дискриминатор, два дополнительных элемента И и второй элемент ИЛИ, выход которого подключен к второму входу второго триггера, при этом синхронизирующий вход устройства соединен с первьми входами первого триггера и первого фазового дискриминатора, к вторым входам которых и первому входу второго фазового дискриминатора подключен выход первого элемента ИЛИ, причем информационный вход устройства соединен с вторым входом третьего триггера, первыми входами двух дополнительных элементов И и вторым входом второго фазового дискриминатора, выход которого подключен -к вторым входам двух дополнительных элементов И, выходы которых подключены к входам второго элемента ИЛИ.
ключены к первым входам блока совпадений, к вторым входам которого подключены соответствующие выходы блока памяти, а выходы блока совпадений подключены к соответствующим входам блока сборки, шина фазирующего сигнала соединена с входом сброса блока памяти и входом элемента задержки, выход которого подключен к одним входам дополнительного блока совпадений, к' другим входам которого подключены соответствующие выходы линии
3
1488971
4
задержки, а выходы дополнительного блока совпадений подключены к дополнительным входам блока сборки, выходы которого подключены к соответствующим установочным входам блока памяти [1] .
Известно устройство фазирования тактовых, импульсов, содержащее последовательно соединенные первый фазовый дискриминатор, реверсивный счетчик и дешифратор, выходы которого подключены к:первым входам η элементов И, к вторым входам которых подключены выходы элемента задержки, и выходы η элементов И подключены к входам первого элемента ИЛИ, при этом вход элемента задержки является информационным входом устройства ^2~].
Однако известные устройства обладают низкой точностью фазирования из‘ за фазовых дрожаний, зависящих от величины уровня межсимвольных помех в информационной последовательности.
Цель изобретения - повышение точности фазирования.
Поставленная цель достигается тем, что в устройство фазирования тактовых импульсов, содержащее последовательно соединенные первый фазовый дискриминатор, реверсивный счетчик и дешифратор, выходы которогоподключены к первым входам η элементов И, к вторым входам которых подключены выходы элемента задержки, а выходы η элементов И подключены к входам первого элемента ИЛИ, при этом вход элемента задержки является -информационным входом устройства, введены последовательно соединенные первый, второй и третий триггеры, а также второй фазовый дискриминатор,. два дополнительных элемента И и второй элемент ИЛИ, выход которого под- . ключей к.второму входу второго триггера, при этом синхронизирующий вход устройства соединен с первыми входами первого триггера и первого фазового дискриминатора, к вторым входам которых и первому входу второго фазового дискриминатора подключен выход первого элемента ИЛИ, причем информационный вход устройства соединенс вторым входом третьего триггера, первыми входами двух дополнительных элементов И и вторым входом второго фазового дискриминатора, выход которого подключен к вторым входам двух дополнительных элементов И, выходы
которых подключены к входам второго элемента ИЛИ.
На фиг.1 представлена структурная электрическая схема устройства; на фиг.2,- временные диаграммы работы устройства для случая, когда фа* аа информационной последовательности опережает фазу хронирующего сигнала; на фиг.З- временные диаграммы, когда фаза информационной последовательности отстает от фазы хронирующего сигнала.
Устройство фазирования тактовых импульсов содержит первый 1, второй 2 и третий 3 триггеры, первый 4 и второй 5 фазовые дискриминаторы, первый элемент ИЛИ 6, элемент И 7, элемент 8 задержки, дешифратор 9 у реверсивный счетчик 10, первый 11 и второй 12 дополнительные элементы К,-второй элемент ИЛИ 13, синхронизирующий вход I, информационный вход II, выход III устройства.
Устройство фазирования тактовых ийпульсов работает следующим образом.
На синхронизирующий вход I устройства поступают импульсы синхронизации, несущие также и информацию в виде сообщения. Отметим, что предполагается использование в линии связи кода с чередованием полярности импульсов, причем длительность информационных импульсов равна периоду следования импульсов местной частоты, подаваемой на информационный вход II устройства, на информационном входе II устройства импульсы имеют скважность, равную двум, и подаются соответственно на второй вход третьего триггера 3, первые входы первого 11 и второго 12 и дополнительных элементов И, второй вход второго фазового дискриминатора 5 и на вход элемента 8, Элемент 8 задержки должен иметь число отводов, определяемое по формуле
100
п = ----, .
где δ -.точность синхронизации,
На первом выходе (отводе) элемента 8 задержка импульсов не происходит, на втором выходе задержка равна &=Τ/η, на третьем выходе 2Λ и · т.д. а на η-ом выходе задержка равна величине Т-&.
5
1488971
б
Первый фазовый дискриминатор 4 сравнивает моменты поступления импульсов на синхронизирующем входе I и моменты появления импульсов на выходе первого элемента ИЛИ 6. Если импульс на синхронизирующем входе I появляется впереди импульса на выходе первого элемента ИЛИ 6 (фиг,2), то сигнал снимается с второго выхода первого фазового дискриминатора 4 (фиг.2), а если импульс на синхронизирующем входе I отстает во времени от импульса на выходе элемента ИЛИ 6 (фиг.З), то сигнал появляется на первом выходе первого фазового дискриминатора 4 (фиг.З). Если на синхронизирующий вход I подается последовательность импульсов, фаза которых, например, находится между фазой импульсов с второго выхода элемента 8 задержки и фазой импульса с третьего выхода элемента 8 задержки, то при поступлении первого фронта на первый вход реверсивного счетчика 10 поступит сигнал от первого фазового дискриминатора 4 и реверсивный счетчик 10 изменит свое состояние, при этом на втором выходе дешифратора 9 появится сигнал, подаваемый на первый вход элемента И 7^ (если это был первый импульс по синхронизирующему входу I, то до этого дешифратор подавал импульс'разрешения на первый вход элемента И 7/ и с выхода первого элемента ИЛИ 6 будет сниматься сигнал, соответствующий второму выходу элемента 8 задержки. При поступлении очередного импульса момент его появления во времени отстает от момента появления импульса с выхода второго отвода элемента 8 задержки. Тогда сигнал первого фазового дискриминатора 4 снова поступит на первый вход реверсивного счетчика 10 и теперь от дешифратора 9 сигнал будет поступать на первый вход элемента И 7Э. Пусть при поступлении третьего импульса по синхронизирующему входу I его момент появления во времени опережает момент появления импульса с третьего отвода элемента задержки. Тогда от первого фазового дискриминатора 4 будет подан сигнал на второй вход реверсивного счетчика 10 и дешифратор 9 вновь подаст разрешающий потенциал на элемент И 7^. Таким образом, осуществляется процесс отслеживания фазы информационных
сигналов и обеспечения на выходе элемента ИЛИ 6 импульсов, фаза которых с заданной точностью совпадает с фазой импульсов на синхронизирующем входе I, причем величина расхождения по времени не более .
Входная информация от синхронизирующего входа I записывается в первый триггер 1 по хронирующим сигналам, снимаемым с выхода элемента ИЛИ 6. В третий триггер 3 информация записывается по сигналам местного генератора приемо-передающего устройства, подаваемым на информационный вход"Д1 устройства и на второй вход третьего триггера 3, Причем отметим, что если время между записью информации в первый триггер 1 и считыванием с первого триггера 1 (фиг.2 и 3), т„е<, одновременно с записью в третий триггер 3, мало, то для исключения сбоев за счет конечного времени срабатывания данных дискретных элементов, введены второй фазовый дискриминатор 5, первый и второй'дополнительные элементы И 11 и 12, второй элемент ИЛИ 13 и второй триггер 2. Во второй триггер 2 информация от первого триггера 1 записывается по прямым либо инверсным сигналам второго фазового дискриминатора 5 (фиг.2 и 3) через первый и второй дополнительные элементы И 1 1 и 12, второй элемент ИЛИ 13 (фиг.2 и 3).
Причем если хронирующий сигнал с выхода первого элемента ИЛИ 6 опережает сигналы на информационном входе II устройства, то выходной сигнал второго фазового дискриминатора 5 (фиг.2) равен единице ? и информация записывается во второй триггер 2 по инверсным сигналам с информационное го входа II, а в:противом случае, по прямым сигналам.
Таким образом, моменты записи сигналов в первый 1 и второй 2 триггеры всегда оказывается разнесенными по крайней мере на половину периода местной частоты импульсов, подаваемых на информационный вход II.
Аналогично разнесена запись информации во времени во второй 2 и третий 3 триггеры. Моменты записи информации в эти триггеры всегда отстоит друг от друга либо на половину периода, либо на период местной частоты
7
1488971
8
импульсов, подаваемых на информационный вход II,
Таким образом, осуществлена.подстройка фазы местного"генератора, импульсы которого поданы на информации онный вход II, к значащим моментам информационной последовательности,
поданной на синхронизирующий вход I и осуществлено устранение дрожания фазы хронирующей частоты, снимаемой с выхода первого элемента ИЛИ 6.
Таким.образом, устройство обеспечивает повышение точности фазирования за счет устранения дрожания фазы хронирующей частоты.
Фыг. 1
IА88971
Выход I | -1 | Г- | "Ί | I | 1 1 |
Выход 6 | I1 | г | 1 1 | ||
Выход 1 . | 1 | 1 | -1 | ||
Выход 5 | |||||
Выход 13 | 1 П | ί | Г 1 | ||
Выход 3 | Г" | I | 1 | ||
Выход 13 | 1 | 1 | |||
фиг. 2 | |||||
Выход Ζ | г | 1 | ί | 1 1 | |
Выходб | 1 1 | η | I | 1 | 1 1 |
Выход 1 | .I | Г" | 1 | ||
Выход 5 | |||||
Выход 13 | 1 1..... | η | I | I | 1 1 |
Выход 2 | 1 | 1 | 1 | ||
Выход 13 | 1 | .................1 | |||
фиг. 3 |
Claims (1)
- УСТРОЙСТВО ФАЗИРОВАНИЯ ТАКТОВЫХ ИМПУЛЬСОВ, содержащее последовательно соединенные первый фазовый дискриминатор, реверсивный счетчик и дешифратор, выходы которого подклю· чены к первым входам η элементов’ И,, к вторьм входам которых подключены выходы элемента задержки, а выходы η элементов И подключены к входам первого элемента ИЛИ, при этом вход Элемента задержки является информа-
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813377760A SU1488971A1 (ru) | 1981-12-30 | 1981-12-30 | Устройство фазирования тактовых импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813377760A SU1488971A1 (ru) | 1981-12-30 | 1981-12-30 | Устройство фазирования тактовых импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1488971A1 true SU1488971A1 (ru) | 1989-06-23 |
Family
ID=20990878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813377760A SU1488971A1 (ru) | 1981-12-30 | 1981-12-30 | Устройство фазирования тактовых импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1488971A1 (ru) |
-
1981
- 1981-12-30 SU SU813377760A patent/SU1488971A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1488971A1 (ru) | Устройство фазирования тактовых импульсов | |
US5146478A (en) | Method and apparatus for receiving a binary digital signal | |
SU1085006A1 (ru) | Приемное устройство циклового фазировани | |
SU731604A2 (ru) | Устройство тактовой синхронизации с пропорциональным регулированием | |
SU843301A1 (ru) | Устройство формировани сигнала кадровойСиНХРОНизАции | |
SU1234983A1 (ru) | Устройство тактовой синхронизации | |
SU1160582A1 (ru) | Устройство цикловой синхронизации | |
SU1124438A1 (ru) | Устройство дл блочной синхронизации цифровой системы передачи | |
SU1411990A1 (ru) | Устройство тактовой синхронизации | |
SU1109928A2 (ru) | Дискретное устройство синхронизации | |
SU777882A1 (ru) | Устройство коррекции фазы | |
SU801308A1 (ru) | Устройство дл регенерации синхроим-пульСОВ пОлЕй | |
SU1197116A1 (ru) | Устройство приема двоичных сигналов | |
SU1234980A1 (ru) | Система передачи информации по электрическим сет м | |
JPS55132157A (en) | Frame-synchronous pattern detecting circuit | |
SU1298943A1 (ru) | Приемник биимпульсного сигнала | |
SU1555897A1 (ru) | Устройство дл приема сигналов с минимальной частотной манипул цией | |
SU906014A1 (ru) | Устройство дл фазового пуска приемника | |
SU1555892A1 (ru) | Устройство тактовой синхронизации | |
SU1226638A1 (ru) | Селектор импульсов | |
JP2617575B2 (ja) | データ速度変換回路 | |
SU1525922A1 (ru) | Устройство дл телеконтрол промежуточных станций системы св зи | |
SU420106A1 (ru) | Устройство разделения и синхронизацииимпульсов | |
SU841001A1 (ru) | Система телесигнализации с временнымРАздЕлЕНиЕМ СигНАлОВ | |
SU1140250A1 (ru) | Синхрогенератор синхронной сети |