SU420106A1 - Устройство разделения и синхронизацииимпульсов - Google Patents

Устройство разделения и синхронизацииимпульсов

Info

Publication number
SU420106A1
SU420106A1 SU1817224A SU1817224A SU420106A1 SU 420106 A1 SU420106 A1 SU 420106A1 SU 1817224 A SU1817224 A SU 1817224A SU 1817224 A SU1817224 A SU 1817224A SU 420106 A1 SU420106 A1 SU 420106A1
Authority
SU
USSR - Soviet Union
Prior art keywords
pulse
input
pulses
circuit
clock
Prior art date
Application number
SU1817224A
Other languages
English (en)
Original Assignee
Е. Е. Борейко, С. В. Каплун , А. Г. Тищенко
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Е. Е. Борейко, С. В. Каплун , А. Г. Тищенко filed Critical Е. Е. Борейко, С. В. Каплун , А. Г. Тищенко
Priority to SU1817224A priority Critical patent/SU420106A1/ru
Application granted granted Critical
Publication of SU420106A1 publication Critical patent/SU420106A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

1
Изобретение относитс  к импульсной технике и телеме(анике.
Известно устройство разделени  и синхронизации импульсов, содержащее генератор тактовых импульсов, кольцевой распределитель и  -устройств блокировки, каждое из которых состоит из элемента пам ти, схемы «НЕ, двух схем «И и триггера.
Однако в известном устройстве при одновременном по влении информационных и тактовых импульсов в работе схемы наступает неопределенность , вызванна  совпадением записывающего и считывающего сигналов, управл ющих пам тью.
Этот недостаток не позвол ет применить схему в устройствах, ведущих непрерывный контроль информации.
С целью расширени  функциональных возможностей в предлагаемом устройстве считывающий вход элемента пам ти соединен с выходом схемы «И, один вход которой через схему «НЕ соединен с шиной информационных импульсов, ко второму входу подключен, синхронизирующий тактовый выход кольцевого распределител , третий вход подключен к разрешающему выходу триггера, разрешающий вход которого подключен к вспомогательному тактовому выходу кольцевого распределител , при этом запрещающий вход триггера соединен с выходом второй схемы
«И, один вход которой подключен к шине информационных импульсов, а другой - к синхронизирующему тактовому выходу кольцевого распределител , причем синхронизирующий тактовый импульс дл  другого устройства блокировки  вл етс  вспомогательным. На чертеже дана схема предлагаемого устройства .
Устройство разделени  и синхронизации импульсов содержит элемент пам ти 1, схему «НЕ 2, схемы «И 3, 4, триггер 5, тактовый генератор импульсов 6, кольцевой распределитель 7 и. устройства блокировки 8i-
иКоличество тактовых импульсов в кольцевом распределителе 7 и количество устройства блокировки 8 соответствует количеству разделенных каналов. В каждом устройстве блокировки 8 используютс  два тактовых импульса: основной, которым синхронизируетс  информационный импульс, и вспомогательный, привод щий триггер 5 в исходное положение. Вспомогательный тактовый импульс предшествует основному и одновременно  вл етс 
основным дл  соседнего канала. Частота следовани  тактового импульса в каждом канале должна быть выше частоты следовани  информационных импульсов в этом канале. Разделение п синхронизаци  информационных импульсов осуществл етс  тактовыми импульсами кольцевого распределител , работающего непрерывно и поочередно опрашивающего устройства блокировки.
Устройство блокировки работает следующим образом (дл  примера рассмотрим работу , например, устройства блокировки 8i).
Возникший информационный импульс поступает на вход элемента пам ти 1 и хранитс  в нем до прихода считывающего импульса. Считывающим импульсом (синхронизирующий )  вл етс  тактовый импульс Т, который поступает на считывающий вход элемента пам ти 1 через схему «И 3. Тактовый импульс TZ через схему «И 3 проходит в том случае, если нет ипформациоппого имнульса (запрет осуществл етс  логической схемой «НЕ 2) и если триггер 5 находитс  в разрешающем положепии. Запрет иа прохождепие синхронизирующего импульса на элемент пам ти 1 при наличии информационного импульса нредусмотрен с целью исключени  одновременного поступлени  на элемент нам ти 1 записывающего (информационного) и считывающего (синхронизирующего) импульсов. Запрет от триггера 5 предотвращает поступление на считывающий вход элемента нам ти 1 неполного синхронизирующего импульса , что возможно в случае совпадени  информационного и синхронизирующего имнульсов и если при этом информационный имнульс заканчиваетс  раньще синхронизирующего.
В запрещающее положение триггер 5 становитс  сигналом от схемы «И 4 при одновременном поступлении на ее входы информационного и синхронизирующего импульсов. Прохождение на считывающий вход элемента нам ти 1 синхронизирующего импульса возможно только в следующем цикле работы кольцевого распределител  7, после возвращени  триггера 5 тактовым импульсом Ti в разрешающее положение.
Предмет изобретени 
Устройство разделени  и синхронизации импульсов, содержащее генератор тактовых импульсов, кольцевой распределитель и пустройств блокировки, каждое из которых состоит из элемента пам ти, схемы «НЕ, двух схем «И и триггера, отличающеес  тем, что, с целью расширени  функциональных возможностей, считывающий вход элемента пам ти соединен с выходом схемы «И, один вход которой через схему «НЕ соединен с шиной информационных импульсов, ко второму входу подключен синхронизирующий тактовый выход кольцевого распределител , третий вход соединен с разрещающим выходом триггера, разрешающий вход которого подключен к вспомогательному тактовому выходу кольцевого распределител , при этом запрещающий вход триггера соединен с выходом схемы «И, один вход которой подключен к шине информационных импульсов, а другой- к сипхронизирующему тактовому выходу кольцевого распределител .
SU1817224A 1972-07-17 1972-07-17 Устройство разделения и синхронизацииимпульсов SU420106A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1817224A SU420106A1 (ru) 1972-07-17 1972-07-17 Устройство разделения и синхронизацииимпульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1817224A SU420106A1 (ru) 1972-07-17 1972-07-17 Устройство разделения и синхронизацииимпульсов

Publications (1)

Publication Number Publication Date
SU420106A1 true SU420106A1 (ru) 1974-03-15

Family

ID=20523893

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1817224A SU420106A1 (ru) 1972-07-17 1972-07-17 Устройство разделения и синхронизацииимпульсов

Country Status (1)

Country Link
SU (1) SU420106A1 (ru)

Similar Documents

Publication Publication Date Title
US3029389A (en) Frequency shifting self-synchronizing clock
SU420106A1 (ru) Устройство разделения и синхронизацииимпульсов
US3052875A (en) Decommutator
SU811260A1 (ru) Многоканальное устройство приоритета
SU741441A1 (ru) Устройство дл синхронизации импульсов
SU843301A1 (ru) Устройство формировани сигнала кадровойСиНХРОНизАции
SU1085006A1 (ru) Приемное устройство циклового фазировани
SU1488971A1 (ru) Устройство фазирования тактовых импульсов
SU1197116A1 (ru) Устройство приема двоичных сигналов
RU1786675C (ru) Устройство дл цикловой синхронизации
SU1665547A1 (ru) Регулируема лини задержки телевизионного сигнала
SU610152A1 (ru) Устройство дл приема телесигналов
SU1019636A1 (ru) Мажоритарное устройство
SU1511851A1 (ru) Устройство дл синхронизации импульсов
SU1084775A1 (ru) Устройство дл ввода информации
SU674011A1 (ru) Устройство дл ввода информации
SU803113A1 (ru) Способ синхронизации и устройстводл ЕгО ОСущЕСТВлЕНи
SU999072A1 (ru) Формирователь сигналов синхронизации дл устройства считывани информации
SU544161A1 (ru) Устройство фазировани аппаратуры передачи информации циклическим кодом
SU1550503A1 (ru) Устройство дл формировани синхросигналов
SU1578849A1 (ru) Фазируемый формирователь импульсов
SU1524037A1 (ru) Устройство дл формировани синхроимпульсов
SU470855A1 (ru) Устройство дл записи цифровой информации на магнитный носитель
SU1129723A1 (ru) Устройство дл формировани импульсных последовательностей
SU1765812A1 (ru) Устройство дл синхронизации вычислительной системы