SU1578849A1 - Фазируемый формирователь импульсов - Google Patents
Фазируемый формирователь импульсов Download PDFInfo
- Publication number
- SU1578849A1 SU1578849A1 SU884469865A SU4469865A SU1578849A1 SU 1578849 A1 SU1578849 A1 SU 1578849A1 SU 884469865 A SU884469865 A SU 884469865A SU 4469865 A SU4469865 A SU 4469865A SU 1578849 A1 SU1578849 A1 SU 1578849A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- inputs
- outputs
- shift register
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к автоматике и может быть использовано в резервированных устройствах. Цель изобретени - повышение быстродействи . Формирователь содержит генератор 1 импульсов, распределитель 2 импульсов, регистр 3 сдвига, группу триггеров 4, дешифратор 5, триггеры 6 и 7, элементы И 9, 2И-ИЛИ 10, ИСКЛЮЧАЮЩЕЕ ИЛИ 11, мажоритарный элемент 8. При отставании частоты генератора 1 от частоты генераторов 1 в смежных каналах резервируемой системы, в которой управл ющие выходы формирователей смежных каналов подключены к первому и второму входам отстающего формировател , триггер 7 устанавливаетс в "1" цикл работы отстающего формировател импульсов не измен етс . В опережающих каналах триггеры 7 сброшены, что вызывает удлинение их цикла работы и снижение частоты на выходах опережающих формирователей. 1 ил.
Description
00 Јь СО
Изобретение относитс к автомати ке и может быть использовано в резервированных устройствах.
Цель изобретени - повышение быстродействи о
На чертеже изображена схема фазируемого формировател импульсов.
Формирователь содержит генератор 1 импульсов, распределитель 2 импульсов, регистр 3 сдвига, группу триггеров 4. дешифратор 5, пер вый 6 и второй 7 триггеры, мажоритарный элемент 8, элемент И 9, элемент 2И-ИЛИ 10 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 11„
Регистр 3 сдвига имеет возможность параллельной установки в исходное состо ние с управлением по входу установки начального кода.
Дл объединени в трёхканальную резервированную систему трех фазируемых формирователей импульсов первый и второй фазирующие входы каждого формировател соедин ютс с управл ющими-выходами формирователей смежных каналов
При уходе частоты генератора 1 импульсов в сторону увеличени в опережающем формирователе по логической единице с 1-го выхода регистра 3 второй триггер 7 устанавливаетс в единичное состо ние, а первьй триггер 6 обнул етс и единичным сигналом с инверсного выхода пропускает через элемент И 9 на вход сброса второго триггера 7 логическую единицу с- тп-го выхода регистра 3 сдвига. I
Второй регистр 7 устанавливаетс в
нулевое состо ние, при котором на вторых входах первого и второго вентилей элемента 2И-ИЛИ 10 устанавливаютс соответственно логический ноль и логическа единица. При по влении логической единицы на (п-1)-м выходе регистра 3 состо ние элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 не измен етс , а измен етс при по влении логической единицы на выходе элемента 2И-ИЛИ 10 после по влени логической единицы на n-м выходе регистра 3„ При этом так как n-й выход регистра 3 сдвига не используетс дл формировани выходной сетки синхроимпульсов устройства , то дл опережающего формировател формирование импульса на п-м выходе регистра 3 эквивалентно при- останову на один период генератора 1 импульсов„ Вследствие этого цикл работы опережающего формировател также
0
s
0
5
0
5
0
5
0
5
увеличиваетс на одий период частоты следовани импульсов генератора 1.
Если в двух других опережающих формировател х сигналы на инверсных выходах вторых триггеров 7 по вл ютс раньше, то они поступают на вход ма- жоритарного элемента 8 отстающего формировател .
При этом единичным сигналом, сформированным на выходе мажоритарного элемента 8, в отстающем формирователе первый триггер 6 устанавливаетс в единичное состо ние по пр мому выходу, запреща изменение состо ни второго триггера 7. В этом случае (По вление логической единицы на (п- -1)-м выходе регистра 3 вызывает из- менение состо ни выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 и, следовательно, входа параллельной установки регистра 3 на логическую единицу, что инициирует запись логической единицы в первьй разр д регистра 3 сдвига, мину n-й выход регистра 3„ Таким образом , отстающий формирователь продолжает свою работу без приостановки, . с опережением на один период повторени импульсов генератора 1, относительно первого режима. Цикл работы отстающего формировател сокращаетс на один период следовани импульсов генератора 1, в результате чего момент запуска запаздывающего формировател приближаетс к двум опережающим
Claims (1)
- Формула изобретениФазируемый формирователь импульсов, содержащий генератор импульсов, распределитель импульсов, регистр сдвига с п выходами, дешифратор, первьй и второй триггеры, мажоритарный элемент , элемент И и группу из (п-1) триггеров, с первого по п-и выходы регистра сдвига подключены к входам дешифратора и кроме n-го, к информационным входам одноименных триггеров группы, выходы и синхровходы которых подключены соответственно к информационным выходам устройства и первому выходу распределител импульсов , счетный вход и второй выход которого соединены соответственно с выходом генератора импульсов и синхро- входом регистра сдвига, i-й выход которого (где i 1,2,3,...,п-1) под- ключей к входу сброса первого триггера , вход установки которого соединен с выходом мажоритарного элемента, первый, второй и третий входы которого подключены соответственно к первому и второму фазирующим входам и управл ющему выходу устройства, который подключен к инверсному выходу второго триггера, отличающийс тем, что, с целью повышени быстродействи , формирователь сожер- жит элемент исключающее ИЛИ и элемент 2И-ИЛИ, m-й выход регистра сдвига (где ) соединен с первым входом элемента И, второй вход и выход которого подключены соответственно к инверсному выходу первого триггера ивходу сброса второго триггера, вход установки, пр мой и инверсный выходы которого соединены соответственно с выходом 1-го разр да регистра сдвига и первыми входами первого и второго элементов И элемента 2И-ИЛИ, выход которого подключен к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход и выход которого соединены соответственно с выходом дешифратора и входом установки начального кода регистра сдвига, (п-1) и n-й выходы которого подключены соответственно к вторым входам первого и второго элементов И элемента 2И-ИЛИ.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884469865A SU1578849A1 (ru) | 1988-08-02 | 1988-08-02 | Фазируемый формирователь импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884469865A SU1578849A1 (ru) | 1988-08-02 | 1988-08-02 | Фазируемый формирователь импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1578849A1 true SU1578849A1 (ru) | 1990-07-15 |
Family
ID=21393742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884469865A SU1578849A1 (ru) | 1988-08-02 | 1988-08-02 | Фазируемый формирователь импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1578849A1 (ru) |
-
1988
- 1988-08-02 SU SU884469865A patent/SU1578849A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1153398, кл. Н 05 К 10/00, 1985. Авторское свидетельство СССР № 1223218, кло G 06 F 1/04, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1578849A1 (ru) | Фазируемый формирователь импульсов | |
GB1386716A (en) | Traffic signal control system | |
SU1361527A1 (ru) | Распределитель импульсов | |
SU1297032A1 (ru) | Распределитель импульсов | |
SU1642473A1 (ru) | Многоканальное устройство синхронизации | |
SU1091159A1 (ru) | Устройство управлени | |
SU1727200A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
SU1163466A1 (ru) | Формирователь импульсов | |
SU1359753A1 (ru) | Цифровой фазовращатель | |
SU1187253A1 (ru) | Устройство для временной привязки импульсов | |
SU767751A1 (ru) | Преобразователь параллельного кода в последовательный | |
SU803113A1 (ru) | Способ синхронизации и устройстводл ЕгО ОСущЕСТВлЕНи | |
SU1478216A1 (ru) | Устройство дл контрол многоканальных импульсных последовательностей | |
SU420106A1 (ru) | Устройство разделения и синхронизацииимпульсов | |
SU1077539A1 (ru) | Многоканальное устройство дл формировани импульсных последовательностей | |
SU1195430A2 (ru) | Устройство дл формировани временных интервалов | |
SU1684919A1 (ru) | Устройство задержки импульсов с цифровым управлением | |
SU1550503A1 (ru) | Устройство дл формировани синхросигналов | |
SU1256175A1 (ru) | Устройство дл задержки импульсов | |
SU1179344A1 (ru) | Устройство дл контрол распределител импульсов | |
SU1622935A1 (ru) | Асинхронный распределитель | |
SU424163A1 (ru) | Устройство для воспроизведения запаздывания | |
SU1262507A1 (ru) | Устройство дл формировани тестовой последовательности | |
SU1180819A2 (ru) | Многоканальное устройство дл функционального контрол интегральных схем | |
SU639381A1 (ru) | Программируемое устройство формировани задержки и длительности импульсов |