SU1297032A1 - Распределитель импульсов - Google Patents
Распределитель импульсов Download PDFInfo
- Publication number
- SU1297032A1 SU1297032A1 SU853848685A SU3848685A SU1297032A1 SU 1297032 A1 SU1297032 A1 SU 1297032A1 SU 853848685 A SU853848685 A SU 853848685A SU 3848685 A SU3848685 A SU 3848685A SU 1297032 A1 SU1297032 A1 SU 1297032A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- shift register
- distributor
- trigger
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к вычис- . лительной технике и может быть использовано в качестве формировател стробирующих и управл ющих сигналов. Целью изобретени вл етс расширение функциональных возможностей за счет обеспечени переменного периода выходных импульсов. Отличительной особенностью устройства вл етс установка распределител в заданное положение при начальном запуске. Поставленна цель достигаетс за счет введени двух триггеров 2 и 3, элементов НЕ 6 и 7, элемента И 5. 1 ил.
Description
Изобретение относитс к вычислительной технике и может быть использовано в качестве формировател стро бируюЕцих и управл ющих сигналов.
Цель изобретени - расширение функциональных возможностей за счет обеспечени переменного периода выходных импульсов.
На чертеже представлена функциональна схема распределител импульсов .
Распределитель импульсов содержит регистр 1 сдвига, траггеры 2 и 3, элемент И-НЕ 4, элемент И 5, элементы НЕ 6 и 7, элементы И-НЕ группы 8, выходы 9 распределител , вход 10 начальной установки распределител , вход 11 запуска распределител , тактовый вход 12 распределител , вход 13 разрешени параллельной записи распределител , вход 14 останова распределител .
Распределитель работает следующим образом.
При подаче питани состо ние элементов распределител произвольное. С поступлением сигнала по входу 10 начальной установки (логический ноль триггер 2 устанавливаетс в единичное состо ние. На выходе триггера 3 также устанавливаетс единичное состо ние , так как на его информационном входе логическа единица, поступающа с входа 14 останова распределител .
На выходе элемента И 5 присутствует последовательность генераторных импульсов, так как на его первом входе присутствует сигнал логической единицы с выхода триггера 3, а на втором - последовательность генераторных импульсов тактового входа 12 распределител .
Сигнал логической единицы с выхода элемента И 5 поступает на тактовый вход регистра 1, соединенный с входами элементов И-НЕ группы 8 распределител .
В момент разрешени параллельной записи (при наличии сигнала в виде логического нул по входу 13 распределител ) на выходе элемента И-НЕ 4 присутствует сигнал логической единицы. Этот сигнал поступает на вход разрешени параллельной записи регистра 1 сдвига. В результате значение информационных входов регистра 1 поступает на его выход, а так
0
5
0
5
0
5
0
5
0
5
как на первом входе из группы информационных входов присутствует- сигнал логической единицы, а на остальных входах - сигналы логического нул , то сигнал логической единицы по вл етс на первом выходе регистра 1, а на остальных его выходах (со 2-го по п-й) присутствуют сигналы логического нул .
Выходное состо ние триггера 2 равно логическому нулю. По инверсному, выходу сигнал с инверсного его выхода поступает на вход первого элемента И-НЕ группы 8.
Сигналы логической единицы, соот- тветствующие отсутствию стробирующих сигналов, присутствуют на всех выходах распределител , т.е. на всех выходах 9 группы выходов распределител , так как выходное состо ние п-го выхода регистра 1 равно логическому нулю и поступает на информационный вход последовательного ввода информации регистра 1 сдвига.
Все элементы устройства установлены в исходное состо ние. Устройство готово к работе.
При сн тии сигнала начальной установки с входа 10 распределител триггер 2 не измен ет своего состо ни до поступлени сигнала по входу, 11 запуска распределител .
Выход элемента И-НЕ 4 после сн ти сигнала по входу 13 устанавливаетс в нулевое состо ние, которое поступает на вход разрешени параллельной записи регистра 1 сдвига, мен режим его работы. Регистр 1 сдвига переходит из режима паралле- льной записи в режим сдвига.
При поступлении очередного нулевого сигнала с выхода элемента И 5 на тактовый вход регистра 1 сдвига единица , записанна на первом выходе регистра 1, переписываетс на его второй выход. На первый выход регистра 1 записываетс состо ние информационного входа последовательного ввода регистра 1 сдвига, которое равно логическому нулю, что свидетельствует о наличии на первом выходе группы выходов 9 первого стробирую- щего сигнала (Си1). Регистр 1 работает в этом случае в кольцевом режиме , т.е. состо ние выходов регистра I перемещаетс по кольцу: что было на первом выходе переписываетс на второй выход, с второго - на треW
тий и т.д., а состо ние п-го выхода регистра 1 переписываетс на его 1-й выход.
Состо ние 2-го.выхода регистра 1, равное логической единице, поступает на один из входов второго элемента И-НЕ группы 8.
При поступлении с выхода элемента И 5 сигнала логической единицы на выходе второго элемента И-НЕ группы
8по вл етс второй стробирующий сигнал , представл ющий собой сигнал логического нул , и так формируетс п импульсов.
При поступлении с выхода элемента f5 И 5 следующего сигнала логического нул на тактовый вход регистра 1 и на второй вход второго элемента И-НЕ формировател 5 выход этого элемента принимает состо ние логической еди- 20 ницы, соответствукнцее отсутствию второго стробирующего сигнала (Си2) на втором выходе из группы выходов
9устройства.
При этом единичный сигнал с второго выхода регистра 1 переписываетс на его третий выход, поступает через Третий элемент И-НЁ группы 8 на третий выход из группы выходов 9 уже как сигнал логического нул , соответ-30 ствующий по влению третьего стробирующего сигнала (СиЗ). Далее работа распределител аналогична до тех пор, пока сигнал логической единицы не по вл етс на- п-м вьпсоде регистра 1. 35
Единичный сигнал с п-го выхода регистра 1 поступает через элемент НЕ 7 на один из входов элемента И-НЕ 4 как нулевой сигнал. В результате , на выходе элемента И-НЕ 4 по вл етс 40 сигнал логической единицы, поступающий на 2-й вход регистра 1 и переключающий последний в режим параллельной записи. Это означает, что с поступлением следующего нулевого сигнала на тактовый вход регистра 1 на его выход поступает состо ние группы информационных входов регистра 1.
Если по входу 11 запуска (логи ,-25
145
При подаче сигнала логического нул по входу 14 останова происходит останов вьщачи тактовых импульсов с выхода элемента И 5 и синхросигналы на тактовый вход регистра 1 сдвига не поступают.
Claims (1)
- Формула изобретениРаспределитель импульсов, содер- жащий регистр сдвига, элемент И-НЕ, группу элементов И-НЕ, причем выхбды регистра сдвига с первого по п-й соединены с первыми входами соответст-- венно с первого по п-й элементов И-НЕ группы, выходы которых вл ютс выходами устройства, тактовый вход регистра сдвига соединен с вторыми входами элементов И-НЕ группы, выход элемента И-НЕ соединен с входом управлени параллельной записью регистра сдвига, информационные входы с второго по п-й регистра сдвига соединены с шиной логического нул распределител , отличающийс тем, что, с целью расширени функциональных возможностей за счет обеспечени переменного периода выходных импульсов, в распределитель введены два триггера, два элемента НЕ и элемент ,И, причем вход начальной установки распределител соединен с единичным входом первого триггера, нулевой вход которого вл етс входом запуска распределител , инверсный выход первого триггера соединен с третьим входом первого элемента И-НЕ группы, п-й выход регистра сдвига соединен с входом первого элемента НЕ и с информационным входом последовательного ввода информации регистра сдвига, выход первого элемента НЕ соединен с первым входом элемента И-НЕ, второй вход которого вл етс входом разрешени параллельной записи распределител , тактовый вход регистра сдвига соединен с выходом элемента И, тактовый вход распределител соединен с первым входом элемента И и с вхоческий ноль) поступает сигнал на ну- дом второго элемента НЕ, выход котолевой вход триггера 2, он возвращает триггер 2 в единичное состо ние по инверсному выходу. Это выходное состо ние поступает на один иэ входов первого элемента И-НЕ группы 8. Цикл ра- боты устройства повтор етс .Устройство, в случае его останова, работает следующим образом.Wf5 2030 , 35402545При подаче сигнала логического нул по входу 14 останова происходит останов вьщачи тактовых импульсов с выхода элемента И 5 и синхросигналы на тактовый вход регистра 1 сдвига не поступают.Формула изобретениРаспределитель импульсов, содер- жащий регистр сдвига, элемент И-НЕ, группу элементов И-НЕ, причем выхбды регистра сдвига с первого по п-й соединены с первыми входами соответст-- венно с первого по п-й элементов И-НЕ группы, выходы которых вл ютс выходами устройства, тактовый вход регистра сдвига соединен с вторыми входами элементов И-НЕ группы, выход элемента И-НЕ соединен с входом управлени параллельной записью регистра сдвига, информационные входы с второго по п-й регистра сдвига соединены с шиной логического нул распределител , отличающийс тем, что, с целью расширени функциональных возможностей за счет обеспечени переменного периода выходных импульсов, в распределитель введены два триггера, два элемента НЕ и элемент ,И, причем вход начальной установки распределител соединен с единичным входом первого триггера, нулевой вход которого вл етс входом запуска распределител , инверсный выход первого триггера соединен с третьим входом первого элемента И-НЕ группы, п-й выход регистра сдвига соединен с входом первого элемента НЕ и с информационным входом последовательного ввода информации регистра сдвига, выход первого элемента НЕ соединен с первым входом элемента И-НЕ, второй вход которого вл етс входом разрешени параллельной записи распределител , тактовый вход регистра сдвига соединен с выходом элемента И, тактовый вход распределител соединен с первым входом элемента И и с вхо дом второго элемента НЕ, выход которого соединен с синхровходом второго триггера, информационный вход которого вл етс входом останова распределител , выход второго триггера соединен с вторым входом элемента И, информационный вход первого разр да регистра сдвига соединен с шиной логической единицы распределител .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853848685A SU1297032A1 (ru) | 1985-01-31 | 1985-01-31 | Распределитель импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853848685A SU1297032A1 (ru) | 1985-01-31 | 1985-01-31 | Распределитель импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1297032A1 true SU1297032A1 (ru) | 1987-03-15 |
Family
ID=21160337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853848685A SU1297032A1 (ru) | 1985-01-31 | 1985-01-31 | Распределитель импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1297032A1 (ru) |
-
1985
- 1985-01-31 SU SU853848685A patent/SU1297032A1/ru active
Non-Patent Citations (1)
Title |
---|
Букреев И.Н., Мансуров Б.М. и Гор чев В.И., Микроэлектронные схемы цифровых устройств. М.: Советское радио, 1973, с.202-207. Ост. 11.340.902-78. Микроодсемы интегральнее полупроводниковые серии 130,133,136. Руководство по применению, с.299, чертеж 199.; * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1297032A1 (ru) | Распределитель импульсов | |
SU1091159A1 (ru) | Устройство управлени | |
SU1550503A1 (ru) | Устройство дл формировани синхросигналов | |
SU1578849A1 (ru) | Фазируемый формирователь импульсов | |
SU1764155A1 (ru) | Устройство дл выделени синхронизированной пачки импульсов | |
SU1506530A1 (ru) | Устройство дл формировани одиночного импульса | |
SU1160550A1 (ru) | Формирователь одиночного импульса | |
SU1275745A1 (ru) | Устройство задержки | |
SU1503061A1 (ru) | Формирователь импульсов | |
SU1251055A1 (ru) | Устройство дл синхронизации | |
SU1580542A1 (ru) | Формирователь импульсов | |
SU1695389A1 (ru) | Устройство дл сдвига импульсов | |
SU601757A1 (ru) | Оперативное запоминающее устройство | |
SU1368880A1 (ru) | Устройство управлени | |
SU1451689A1 (ru) | Устройство дл делени периодических временных интервалов на заданное число интервалов | |
SU1524037A1 (ru) | Устройство дл формировани синхроимпульсов | |
SU1274127A1 (ru) | Генератор импульсов | |
SU658718A1 (ru) | Синхронный счетный триггер | |
SU544121A1 (ru) | Устройство контрол импульсных последовательностей | |
SU1689953A1 (ru) | Устройство дл резервировани генератора | |
SU1361527A1 (ru) | Распределитель импульсов | |
SU762210A1 (en) | Pulse distributor | |
SU1405105A1 (ru) | Распределитель импульсов | |
SU1508213A1 (ru) | Устройство дл фиксации сбоев | |
SU1438003A1 (ru) | Преобразователь двоичного кода во временной интервал |