SU1689953A1 - Устройство дл резервировани генератора - Google Patents

Abstract

Изобретение относитс  к импульсной технике, в частности к устройствам резервировани  средств синхронизации комплексов св зи. Цель изобретени  - повышение точности перехода на частоту резервного генератора. Цель достигаетс  за счет подстройки разности фаз основного и резервного генераторов на втором-третьем элементе задержки, двух мультиплексорах и коммутаторах. 1 ил.

Description

Изобретение относитс  к импульсной технике и может быть использовано в устройствах резервировани  средств синхронизации комплексов св зи.

Целью изобретени   вл етс  повышение точности перехода на частоту резервного генератора импульсов.

На чертеже представлена электрическа  функциональна  схема устройства дл  резервировани  генератора.

Устройство дл  резервировани  генератора содержит первый элемент 1 задержки, первый D-триггер 2, первый коммутатор 3,второй 4 и третий 5 элементы задержки, первый 6 и второй 7 мультиплексоры, регистр 8 пам ти, счетчик 9, первый 9 и второй 10 элементы И, элемент ИЛИ-НЕ 12, второй D-триггер 13, первый делитель 14 частоты, третий D-триггер 15, второй делитель 16 частоты, третий элемент И 17, триггер 18 управлени  и второй коммутатор 19.

Устройство работает следующим образом .

После включени  питани  и подачи сигнала Сброс на первый вход устройства триггер 2 устанавливаетс  в состо ние логического нул . Сигнал , формируемый с его инверсного выхода, разрешает прохождение импульсов частоты основного генератора, подаваемых на второй вход устройства (а следовательно, на вход элемента , 1 задержки), через коммутатор 3 на выход устройстваь

Импульсы частоты резервного генератора , поступающие на третий вход устройства, проход т через элементы 4 ч 5 задержки на информационные входы мультиплексоров 6 и 7 соответственно На адресные входы мультиплексоров 6 и 7 подаетс  код числа, записанный в регистр 8 пам ти и сформированный с помощью счетчика 9. Счетчик 9 осуществл ет счет импульсов частота основного генератора, поступающих на его счетный вход с второго входа устройства через элемент И 10.

(Л

С

о.

00 О

о ел со

Счетчик 9 обнул етс  каждый раз при подаче на его вход сброса сигнала , сформированного с выхода элемента И 11, который получаетс  при сов- падении сигналов, снимаемых с инверсного выхода триггера 2 и элемента ИЛИ-ИЕ 12. На входы последнего сигналы подаютс  с выходов триггеров 13 и 15. Триггер 13 переключаетс  в сое- то ние логической единицы каждый раз по приходу фронта импульсов частоты основного генератора, формируемого с выхода делител  14, а триггер 15 - по приходу импульсов частоты резерв- ного генератора, формируемых с выхода делител  16.

Триггер 13 устанавливаетс  в состо ние логического нул  каждый раз по приходу положительного полупериода частоты резервного генератора, а триггер 15 - по приходу положительног полупериода частоты основного генератора . Таким образом, каждый из триггеров 13 и 15 формирует (в зависимое- ти от знака и степени расхождени  фаз частот основного и резервного генераторов ) интервал времени, в течение которого осуществл етс  подсчет импульсов частоты основного генератора счетчиком 9.

Триггер 13 формирует интервал времени , соответствующий (с учетом коэффициентов делени  делителей 14 и 16) величине расхождени  фаз импульсов частот основного и резервного генераторов в случае отставани  фазы частоты резервного генератора от фазы частоты основного, а триггер 15 - в случае опережени .

В итоге с помощью счетчика 9 и регистра 8 на информационных входах мультиплексора 6 формируетс  код - двоичное число, соответствующее величине расхождени  фаз двух частот. Запись этого числа в регистр 8 пам ти осуществл етс  по спаду (заднему фронту) импульса, формируемому с выхода или триггера 13 или триггера 15.

Знакл соответствующий отставанию по фазе частоты резервного генератора от основного (или опережению), определ етс  с помощью триггера 18, который устанавливаетс  вс кий раз в состо ние логической единицы в случае отставани  и в состо ние логического нул  в случае опережени . (В первом случае триггер 8 разрешает прохождение импульсов, формируемых с выходов

0 5

0

5

0

5

0

5

элемента 4 задержки чере-э мультиплексор 6 в коммутатор 19, з во втором - прохождение импульсов, формируемых с выходов элемента 5 задержки через мультиплексор 7 в том же коммутаторе 19.

При наличии сигнала перехода, поступившего на четвертьй вход устройства , триггер 2 при поступлении фронта сигнала, формируемого с выхода элемента ИЛИ-НЕ 12 (или соответственно по времени спада сигналов, форми- - руемых триггерами 13 и 15), переключаетс  в состо ние логической единицы и разрешает прохождение импульсов частоты резервного генератора, одновременно запреща  прохождение частоты основного генератора, через коммутатор 3 на выход усройства.

Claims (1)

1. Формула изобретени 

   Устройство дл  резервировани  генератора , содержащее два элемента задержки , три элемента К, триггер управлени , счетчик, регистр пам ти и первый мультиплексор, причем выход первого элемента И соединен со счетным входом счетчика, группа выходов которого подключена к группе информационных входов регистра пам ти, выхо ды которого соединены с адресными входам -, первого мультиплексора, информационные входы которого соединены с выходами второго элемента задержки а входы первого и второго элементов задержки  вл ютс  соответственно входами устройства дл  подключени  выхо дов основного и резервного генераторов импульсов, отличающеес  тем, что, с целью повышени  точности перехода на частоту резервного генератора импульсов, в устройство введены первый и второй делители частоты , первый-третий D-триггеры, элемент ИЛИ-НЕ, первьй и второй коммутаторы , третий элемент задержки и второй мультиплексор, адресные входы которого соединены с выходами регистра пам ти, а информационные входы - с выходами третьего элемента задержки , вход которого подключен к выходу второго элемента задержки, выход первого коммутатора  вл етс  информационные выходом устройства, входы управлени  первого коммутатора соединены с выходами первого D-триггера, инверсный выход которого подключен

   элементов И, а информационный вход первого D-триггера  вл етс  входом управлени  переключением устройства, вход сброса устройства подключен к одноименным входам первого триггера, первого и второго делителей частоты, выход элемента ИЛИ-НЕ подключен к входам синхронизации первого D-триггера и регистра пам ти и к второму входу второго элемента И, выход которого ПОДКЛЮЧАЙ к входу сброса счетчика , выходы второго и третьего 1Э-триг- геров соединены с входами элемента ИЛИ-НЕ и соответственно с входами установки и сброса триггера управлени , выходы которого подключены к управл ющим входам второго коммутатора , информационные входы которого подключены к выходам первого и второ-

   го мультиплексоров, а выход - к га п- вому информационному входу первого коммутатора, второй информационный вход которого соединен с выходом первого элемента задержки, входы устройства дл  подключени  выходов основного и резервного генераторов импульсов соединены с вторыми входами первого и третьего элементов И соот- ветственно, выходы которых подключены к счетным входам соответственно первого и второго делителей частоты, выход первого делител  частоты соединен с входом синхронизации второго и входом сброса третьего триггеров, информационные входы которых подключены к шине единичного сигнала, а выход второго делител  частоты соединен с входом сброса второго и входом синх- синхронизации третьего 1)-тркггеров.