SU1554071A1 - Устройство дл измерени времени опережени синхронизатора - Google Patents

Устройство дл измерени времени опережени синхронизатора Download PDF

Info

Publication number
SU1554071A1
SU1554071A1 SU884446701A SU4446701A SU1554071A1 SU 1554071 A1 SU1554071 A1 SU 1554071A1 SU 884446701 A SU884446701 A SU 884446701A SU 4446701 A SU4446701 A SU 4446701A SU 1554071 A1 SU1554071 A1 SU 1554071A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
circuit
zero
trigger
Prior art date
Application number
SU884446701A
Other languages
English (en)
Inventor
Владилен Александрович Воловиков
Владимир Александрович Родин
Николай Викторович Широков
Original Assignee
Центральное технико-конструкторское бюро Научно-производственного объединения "Судостроение"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Центральное технико-конструкторское бюро Научно-производственного объединения "Судостроение" filed Critical Центральное технико-конструкторское бюро Научно-производственного объединения "Судостроение"
Priority to SU884446701A priority Critical patent/SU1554071A1/ru
Application granted granted Critical
Publication of SU1554071A1 publication Critical patent/SU1554071A1/ru

Links

Landscapes

  • Measuring Phase Differences (AREA)

Abstract

Изобретение относитс  к электротехнике. Цель изобретени  - упрощение устройства. Устройство содержит блок 1 формировани  напр жени  биений, формирователь 2 пр моугольных импульсов, триггеры 4, 6, схемы 5, 7 совпадени , схему 8 измерени  времени. Отсчет времени опережени  синхронизатора 3 начинаетс  в момент его срабатывани  и прекращаетс  в момент совпадени  фаз напр жений синхронизируемых источников, фиксируемый при переходе напр жени  на выходе блока 1 через нуль. 3 ил.

Description

СЛ
ел
Изобретение относитс  к тлектро- технике и может быть иглтользовлно в процессе РЬТЛЛДКИ синхронизаторов с посто нным временем опережени .
Целью изобретени   вл етс  упрощение устройства,
На фиг.1 изображена структурна  схема устройства; на фиг, 2 - пример выполнени  схемы измерени  време- ни; на фиг, 3 - временные диаграммы, по сн ющие принцип действи  предлагаемого устройства.
Устройство дл  измерени  времени опережени  синхронизатора (фиг.1) содержит блок 1 формировани  напр жени  биений,формирователь 2 пр моугольных импульсов, синхронизатор 3, первый триггер 4, первую схему 5 совпадени , второй триггер 6,вторую схему 7 совпадени , схему 8 измерени  времени, шину 9 установки нул , ключ 10,
Первый и второй входы блока 1 формировани  напр жени  биений слу- жат дл  подключени  напр жений сети и генератора соответственно. Выход блока 1 формировани  напр жени  биений подключен к входу формировател  2 пр моугольных импульсов. Выход синхронизатора 3 подключен к единичному входу первого триггера 4,выход которого подключен к первым входам первой 5 и второй 7 схем совпадени . Выход формировател  2 пр моугольных импульсов подключен к второму входу первой схемы 5 совпадени , выход которой подключен к единичному входу второго триггера 6, а инверсный выход второго триггера 6 подключен к второму входу второй схемы 7 совпадени , выход которой подключен к единичному входу схемы 8 измерени  времени. Шина 9 установки нул  подключена к входу ключа К), выход которого подключен к нулевым входам первого 4 и второго 6 триггеров и к нулевому входу схемы 8 измерени  времени.
Схема 8 измерени  времени,котора  может быть выполнена, например, как показано на фиг,2, содержит генератор II импульсов, схему 12 совпадени , счетно-декоднрующий блок 13 и блок 14 индикации.
Выход генератора 11 импульсов подключен к пгрпому входу схемы 12 совпадени , единичный вход схемы 8 измрени  времени подключен к второму
входу схемы 12 совпадени , выход которой подключен к счетному входу счетпо-декодирующего блока 13,многоканальный выход которого подключен к блоку 14 индикации, нулевой вход схемы 8 измерени  времени подключен к нулевому входу счетно-декодирующе- го блока 13.
После подачи питани  на выходе генератора 11 импульсов по вл ютс  импульсы заданной частоты, которые поступают на первый вход схемы 12 совпадени , на выходе которой фиксирован сигнал логического нул  (на втором ее входе - логический нуль).
При поступлении сигнала логической единицы на единичный вход схемы 8 измерени  времени он передаетс  на второй вход схемы 12 совпадени , на выходе которой по вл ютс  импульсы , частота которых равна частоте импульсов на выходе генератора 1 1, Эти импульсы поступают на счетный вход счетно-декодирующего блока 13, где они считаютс , а полученна  информаци  в параллельном коде переводитс  в блок 14 индикации, где и отображаетс ,
После того, как на единичном входе схемы 8 измерени  времени 8 установитс  сигнал логического нул , он поступит на второй вход схемы 12 совпадени , на выходе которой по вл етс  логический нуль, и счет времени прекращаетс .
Дл  установки счетно-декодирующего блока 13 в исходное состо ние достаточно на нулевой вход схемы 8 измерени  времени подать нулевой сигнал, который поступит на нулевой вход счетно-декодирующего блока 13 и установит его в исходное состо ние. При этом на блоке 14 индикации по в тс  нули.
Устройство дл  измерени  времени опережени  синхронизатора (фиг.1) работает следующим образом.
Напр жение сети и генератора поступает на первый и второй вхоДы блока 1 формировани  напр жени  биений, на выходе которого формируетс  напр жение U, амплитуда которого пропорциональна разности фаз напр жений сети и генератора (фиг,За).
Напр жение биений U s поступает на вход формировател  2 пр моугольных импульсов, на выходе которого по вл етс  единичный импульс в мо
5
мент, когда II 0, т.е. п момент равенства фаз напр жений сети и генератора (фиг.Зб). Единичный импульс с выхода формировател  пр моугольных импульсов поступает на второй пход первой схемы 5 совпадени , на выходе которой фиксирован сигнал логического нул , так как на ее первом входе - логический нуль. Сигнал логического нул  с выхода первой схемы 5 совпадени  поступает на единичный вход второго триггера 6, на инверсном выходе которого фиксирован сигнал логической единицы, поступающий на второй вход второй схемы 7 совпадени .
Так как синхронизатор 3 еще не сработал, на его выходе - сигнал логического нул , который поступает на единичный вход первого триггера 4
Сигнал логического нул  с выхода первого триггера поступает на первые входы первой 5 и второй- 7 схем совпадени , поэтому на их выходах - сигналы логического нул . Сигнал логического нул  с выхода второй схемы 7 совпадени  поступает на единичный вход схемы 8 измерени  времени, и отсчет времени не производитс .
После того, как синхронизатор 3 сработал, на его выходе по вл етс  сигнал логической единицы (фиг.Зв), который поступает на единичный вход первого триггера 4 и устанавливает |его в единичное состо ние (фиг.Зг). 1 Сигнал логической единицы с выхода первого триггера 4 поступает на первые входы первой 5 и второй 7 схем совпадени .
Так как на инверсном выходе второго триггера 6 и втором входе второй схемы 7 совпадени  в исходном состо нии фиксирован сигнал логической единицы, то на выходе второй схемы совпадени  по вл етс  сигнал логической единицы (фиг.Зж), который поступает на единичный вход схемы 8 измерени  времени, котора  начинает отсчет времени опережени  синхронизатора ,
В момент равенства нулю напр жени  биений (фиг.За) на выходе формировател  2 пр моугольных импульсов по вл етс  сигнал логической единицы (фиг.Зб), который поступает на второй вход первой схемы 5 совпг-дени ,
Так как на первом и втором входах первой схемы совпадени  5 сигнал ло
554071
5
гической единицы, на ее выходе тоже сигнал логической единипм (фиг.Зд), который поступает на единичный вход второго триггера 6 и устанавливает его в единичное состо ние. При этом по переднему фронту выходного сигнала первой схемы 5 совпадени  на инверсном выходе второго триггера (S по вл етс  сигнал логического нул  (фиг.Зе), который поступает на второй вход второй схемы 7 совпадени .
Так как на одном из входов второй схемы 7 совпадени  имеетс  сигнал логического нул , на ее выходе - логический нуль (фиг,3ж Следовательно , на единичный вход схемы
изме0
0
5
0
5
рени  времени поступает сигнал логического нул  и отсчет времени прекращаетс .
Если через врем , кратное периоду биений, на выходе формировател  2 пр моугольных импульсов по вл етс  сигнал логической единицы, то схема 5 8 измерени  времени своего состо ни  не изменит, так как второй триггер 6 установлен в единичное состо ние и на его инверсном выходе будет сигнал логического нул  до тех пор, пока на его нулевой вход не будет подан сигнал логического нул .
Следовательно, на втором входе второй схемы 7 совпадени  после измерени  времени опережени  синхронизатора 3 фиксирован сигнал логического нул , а значит, и на ее выходе - логический нуль. Схема 8 измерени  времени своего состо ни  не изменит.
Дл  того, чтобы вновь подготовить устройство к работе, достаточно замкнуть ключ 10, При этом с шины 9 установки нул  сигнал логического нул  поступит на нулевые входы первого 4 и второго 6 триггеров и на нулевой вход схемы 8 измерени  врет мени. Затем ключ 10 следует разомкнуть .

Claims (1)

  1. Формула изобретени 
    Устройство дл  измерени  времени опережени  синхронизатора, содержащее формирователь пр моугольных импульсов , первую и вторую схемы соп- падени , первый и второй триггеры, схему измерени  времени, причем выход формировател  импульсов подключен к второму входу первой схемы сон- падени , выход которой подключен к
    единичному входу второго триггера, выход первого триггера подключен к первому входу второй схемы совпадени , выход которой подключен к единичному входу схемы измерени  времени , отличающеес  тем, что, с целью упрощени , в устройство дополнительно введены блок формировани  напр жени  биений с входами дл  подключени  на напр жение сети и генератора, шина установки нул  и ключ, причем выход блока формировани  напр жени  биений подключен к
    540718
    входу формировател  пр моугольных импульсов, шина установки нул  подключена к входу ключа, выход которо- го подключен к нулевым входам первого и второго триггеров и нулевому входу схемы измерени  времени, к единичному входу первого триггера подключены зажимы дл  подключени  JQ синхронизатора, выход первого триггера подключен к первому входу первой схемы совпадени , а инверсный выход второго триггера подключен к второму входу второй схемы совпадени .
    ИГ
    Фнг.1
SU884446701A 1988-05-23 1988-05-23 Устройство дл измерени времени опережени синхронизатора SU1554071A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884446701A SU1554071A1 (ru) 1988-05-23 1988-05-23 Устройство дл измерени времени опережени синхронизатора

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884446701A SU1554071A1 (ru) 1988-05-23 1988-05-23 Устройство дл измерени времени опережени синхронизатора

Publications (1)

Publication Number Publication Date
SU1554071A1 true SU1554071A1 (ru) 1990-03-30

Family

ID=21383917

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884446701A SU1554071A1 (ru) 1988-05-23 1988-05-23 Устройство дл измерени времени опережени синхронизатора

Country Status (1)

Country Link
SU (1) SU1554071A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 127729, кл. Н 02 J 3/40, 1959. Авторское свидетельство СССР 875533, кл. Н 02 J 3/40, 1980. *

Similar Documents

Publication Publication Date Title
SU1554071A1 (ru) Устройство дл измерени времени опережени синхронизатора
ES485969A1 (es) Circuito de prueba para emisores de cadencia de funciona- miento sincrono
SU1629943A1 (ru) Устройство дл контрол времени опережени синхронизатора
SU855981A1 (ru) Устройство синхронизации и нормировани импульсных последовательностей
SU1539724A1 (ru) Устройство дл измерени временных интервалов
SU1476453A1 (ru) Устройство дл синхронизации приема асинхронных сигналов
SU660290A1 (ru) Устройство дл синхронихации импульсных последовательснотей
SU746182A1 (ru) Отсчетно-измерительное устройство
SU1689953A1 (ru) Устройство дл резервировани генератора
RU2022455C1 (ru) Формирователь последовательности временных интервалов и пауз между ними
RU1807488C (ru) Устройство дл мажоритарного выбора сигналов
SU1559418A1 (ru) Устройство тактовой синхронизации
SU788411A1 (ru) Устройство коррекции фазы
SU790212A1 (ru) Устройство дл синхронизации импульсов
RU1812625C (ru) Устройство синхронизации
SU1438003A1 (ru) Преобразователь двоичного кода во временной интервал
SU1381509A1 (ru) Устройство дл контрол логических блоков
SU1345322A1 (ru) Устройство дл формировани кодовых последовательностей
SU739721A1 (ru) Устройство дл синхронизации импульсов
SU1113906A1 (ru) Устройство синхронизации полей телевизионного приемника
SU1385291A1 (ru) Синхронный делитель частоты
SU1325724A1 (ru) Обнаружитель комбинаций двоичных сигналов
SU1555893A1 (ru) Устройство синхронизации кодовой последовательности
RU2007882C1 (ru) Устройство для цикловой синхронизации
SU1190501A1 (ru) Устройство дл синхронизации импульсов