SU1325724A1

SU1325724A1 - Обнаружитель комбинаций двоичных сигналов

Info

Publication number: SU1325724A1
Application number: SU864024487A
Authority: SU
Inventors: Сергей Михайлович Силенин; Геннадий Иванович Чибисов
Original assignee: Предприятие П/Я Р-6886
Priority date: 1986-01-03
Filing date: 1986-01-03
Publication date: 1987-07-23

Abstract

Изобретение относитс к технике св зи. Цель изобретени - обеспечение возможности обнаружени комбинаций произвольной длины и обнаружени одновременно двух комбинаций, а также упрощение устр-ва при больших длинах обнаруживаемых комбинаций. Обнаружитель содержит регистр 1 сдвига информации, мультиплексоры 2 и 3, эл-т ИСКПЮЧАЩЕЕ ИДИ 4, счетчик 5 импульсов, анализатор 6 несовпадений в обнаруживаемом блоке, счетчик 7 длины обнаруживаемого блока, счетчик 8 адреса, блок посто нной пам ти (БПП) 9, формирователь 10 импульсов, , эл-ты И 11, 14 и 18, счетчик 12 количества обнаруженных блоков, анализатор 13 обнарз живаемой комбинации, триггер 15, анализатор 16 окончани сообщени и одновибратор 17. На выходах мультиплексоров 2 и 3 присутствуют соответственно входна и эталонна информации. В обнаружителе происход т поразр дные сравнени входной и зталонной последовательности до до тех пор, пока не обнаружен искомый блок или признак конца сообщени . анализатором 16. Цель достигаетс введением мультиплексоров 2 и 3, з-та ИСКЛЮЧАЮЩЕЕ ИЛИ 4, анализаторов 6, 13 и 16, счетчиков 7, 8 и 12, БПП 9, формировател 10, триггера 15 и одновибратора 17. 1 ил. (Л с

Description

1

Изобретение относитс к св зи, может быть использовано в приемных устройствах или в устройствах обработки данных дл обнаружени комбинации двоичных сигналов известного типа при неизвестном моменте прихода.

Целью изобретени вл етс обеспечение возможности обнаружени комбинаций произвольной длины и обнаружени одновременно двух комбинаций, а также упрощение устройства при больших длинах обнаруживаемых комбинаций.

На чертеже приведена структурна

13

электрическа схема обнаружител ком- 15 чем достигаетс поочередный опрос

бинаций двоичных сигналов.

Обнаружитель содержит регистр 1 сдвига информации, первый 2 и второй 3 мультиплексоры, элемент ИСКЛНЬ |ЧАЮЩЕЕ ИЛИ 4, счетчик 5 импульсов, анализатор 6 несовпадений в обнаруживаемом блоке, счетчик 7 длины обнаруживаемого блока, счетчик 8 адреса, блок 9 посто нной пам ти, формирователь 10 импульсов, первый элемент И 11, счетчик 12 количества обнаруженных блоков, анализатор 13 обнаруживаемой комбинации, второй элемент И 14, триггер 15, анализатор 16 окончани сообщени , рдновибратор 17 и третий элемент И 18.

Обнаружитель комбинаций двоичных сигналов работает следующим образом.

При включении устройства триггер

15, счетчик 8 и счетчик 5 принудитель- ни на анализатор 6. При непревьппении

но устанавливаютс в ноль внешним устройством, в результате чего на адресных входах блока 9 устанавливаетс нулевой адрес, по которому из него считываютс следующие; коды: на п тых выходах - код длины обнаруживаемого блока, на N четвертых выходах - код эталонной последовательности обнаруживаемого блока, на R третьих выходах - код максимально допустимого числа несовпадений обнаруживаемого блока, на S вторых выходах - код числа блоков обнаруживаемой комбинации , на М первых выходах - код комби40

45

значени счетчика 5 заранее заданного значени максимального допустимого числа несовпадений, код которого поступает из блока 9, на выходе анализатора 6 по вл етс единичный сигнал , поступающий на первый вход второго элемента И 14, где он стробиру- етс единичным сигналом с выхода Меньше ИЛИ равно нулю счетчика 7. Таким образом, если после опроса всей последовательности блока коли- чество несовпадений не превысило заранее заданного, то принимаетс решение об обнаружении первого блока

нации, вл ющейс признаком окончани Q обнаруживаемой комбинации и сигнал с

сообщени . Двоичный сигнал с уровнем логического О или логической 1 поступает на информационный вход регистра 1, в котором он последовательно продвигаетс с помощью сопровождающих синхроимпульсов, вьфабаты- ваемьгх устройством синхронизации. В регистр 1 записываетс вновь пришедший сигнал с одновременным

55

выхода второго элемента И 14 через одновибратор 17 воздействует на счетный вход счетчика 8, измен состо ние его выходов и, следовательно, состо ние блока 9, подготавлива таким образом устройство дл обнаружени следующего блока.

Одновременно сигнал с выхода второго элемента И 14 поступает на счет

57242

сдвигом ранее хран щейс там информацией . Каждый синхроимпульс осуществл ет также предварительную запись

, кода длины обнаруживаемого блока в ь

счетчик 7, установку в нуль счетчика 5 и запускает формирователь 10.

Формирователь 10 вырабатывает импульсы , поступакмц е на вычитающий 10 вход счетчика 7. Состо ние выходов счетчика 7 измен етс от предварительно записанного значени до нул и воздействует на адресные входы первого 2 и второго 3 мультиплексора.

их входов. Достигнув нулевого значени счетчик 7 вырабатывает на выходе Меньше или равно нулю сигнал, поступающий на вход блокировки формировател 10 и запрещающий выработку импульсов.

На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 возникают единичные сигналы при несовпадении сигналов на опрашиваемых

одноименных входах первого 2 и вто- ого 3 мультиплексоров. На выходе первого мультиплексора 2 присутствует входна информаци , на выходе второго мультиплексора 3 - эталонна .

На третий вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 поступают импульсы частоты стро- бировани с формировател 10. Вы вленные несовпадени подсчитываютс счетчиком 5 и передаютс дл сравне0

5

обнаруживаемой комбинации и сигнал с

Одновременно сигнал с выхода второго элемента И 14 поступает на счетный вход счетчика 12. Если же первый блок не был обнаружен, то вновь пришедший синхроимпульс перезаписьгеает информацию в регистре 1 и обнулит счетчик 5. Далее будут снова проходить поразр дные сравнени входной и эталонной последовательности и так до тех пор, пока не будет обнаружен искомый блок или признак конца сообщени анализатором 16. Счетчик 12 при обнаружении каждого блока увеличивает свое состо ние на единицу.

Анализатор 13 сравнивает содержимое счетчика 12 с числом блоков обнаруживаемой комбинации, поступающей из блока 9, и при равенстве этих чисел вьщает единичный сигнал обнаружени двоичной комбинации на первый элемент И 11, где он стробируетс выходным сигналом одновибратора 17.

С вькода первого элемента И 11 сигнал поступает на второй установочный вход триггера 15, на установочный вход счетчика 8 и на установочный вход счетчика 12. Установка триггера 15 в единичное состо ние говорит о начале сообщени , уровень логической 1 с выхода триггера 15 передаетс на второй вход третьего элемента И 18, разрешает передачу на выход сигналов, поступающих на {Первый вход третьего элемента И 18 с

первого выхода регистра 1. Анализатор 16 при совпадении входной информации с кодом комбинации, признаком конца сообщени , вьщает сигнал , который поступает на первый установочный вход триггера 15 и на первый установочный вход счетчика 8. Уровень логического О с выхода триггера 15, воздейству на третий элемент И 18, блокирует вькод устройства. Если же при регистрации будет обнаружен первый блок комбинации, говор щий о начале нового сообщени , -то установка триггера 15 в ноль, блокировка регистрации, произойдет под воздействием сигнала, поступающего с выхода второго элемента И 14 на вход триггера 15.

Claims

Формула изобретени

Обнаружитель комбинаций двоичных сигналов, содержащий регистр сдвига информации, синхронизирующий вход которого объединен с установочным вхо- дом счетчика импульсов, а также первый , второй и третий элементы И, о тличаютдий с тем, что, с целью обнаружени комбинаций произвольной длины U обнаружени одновременно двух комбинаций, а также упрощени устройства при больших длинах обнаруживаемых комбинаций, введены первый и второй мультиплексоры, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, анализатор несовпадений в обнаруживаемом блоке, формирователь импульсов, счетчик дли- МЫ обнаруживаемого блока, счетчик адреса, триггер, блок посто нной пам ти , счетчик количества обнаруженных блоков, анализатор обнаруживаемой комбинации, одновибратор и анализатор окончани сообщени , выход которого подключен к объединенным входу установки нул , счетчика адреса и первому входу установки нул триггера, вход установки единицы которого объединен со вторым входом установки нул счетчика адреса и с устайовочным входом счетчика количества обнаруженных блоков, и подключен к выходу первого элемента И, первый вход, которого объединен со счетным входом счетчика адреса и подключен к выходу одновибратора, вход которого объединен со вто рым входом установки нул триггера и счетным входом счетчика количества обнаруженньпс блоков и подключен к выходу второго элемента И, первый вход которого соединен с выходом анализатора несовпадени в обнаруживаемом блоке, R первых входов которого соединены с R выходами счетчика импульсов, вход которого соединен с выходом элемента ИС- КЛЮЧАЩЕЕ ИЛИ первый и второй входы

которого -соединены с выходами соот-- ветственно первого и второго мультиплексоров , третий вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к первому выходу формировател импульсов, второй выход которого подключен к вычитающему входу счетчика длины обнаруживаемого блока, синхронизирующий вход : которого объединен с синхронизирующими входами формировател ми импульсов и регистра сдвига информации, N выходов которого подключены к соответствующим N входам первого мультиплексора , а первый разр д - к первому входу третьего элемента И, второй вход которого соединен с выходом триггера, причем первые М из N выходов регистра .сдвига информации подключены к соответствующим М первым

чвходам анализатора окончани сообщени , вторые М входов которого подключены к соответствующим М первым выходам блока посто нной пам ти S вторых выходов которого подключены к соот- ветствуюпщм S первым входам анализатора обнаруживаемой комбинации, S вторых входов которого подключены к соответствующим S выходам счетчика количества обнаруженных блоков, выход анализатора обнаруживаемой комбинации подключен к второму входу первого элемента И, R третьих выходов блока посто нной пам ти подключены к соответствующим R вторым входам анализатора несовпадений в обнаруживаемом блоке, N четвертых выходов блока

Составитель В. Шевцов Редактор А. Шулла Техред Л. Сердюкова

Заказ 3127/57 Тираж 638Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

посто нной пам ти подключены к N первым входам второго мультиплексора, L вторых входов попарно объединены с соответствующими L вторыми входами первого мультиплексора и подключены к соответствующим L выходам счетчика длины обнаруживаемого блока, выход Меньше - или - равно нулю которого подключен к объединенным второму входу второго элемента И и входу блокировки формировател импульсов, К информационных входов счетчика длины обнаруживаемого блока подключены к соответствующим К п тым выходам блока посто нной пам ти адресные входы которого подключены к выходам счётчика адреса.

Корректор А.Т ско