SU1596492A1 - Обнаружитель комбинаций двоичных сигналов - Google Patents

Abstract

Изобретение относитс  к технике св хи и может быть использовано в приемных устройствах или в устройствах обработки данных дл  обнаружени  комбинации двоичных сигналов момента прихода. Цель изобретени  - повышение точности обнаружени . Обнаруживатель содержит регистр 1 сдвига информации, мультиплексоры 2 и 3, элементы Исключающее ИЛИ 4 и 20, счетчики 5 и 21 импульсов, анализаторы (А) 6 и 22 несовпадений в обнаруживаемом блоке, счетчики 7 и 30 длины обнаруживаемого блока, счетчик 8 адреса, блок посто нной пам ти 9, формирователь 10 импульсов, элементы И 11,14,18,28 и 29, счетчик 12 количества обнаруженных блоков, А 13 обнаруживаемой комбинации, триггер 15, А 16 окончани  сообщени , одновибратор 17, элемент НЕ 19, триггер 23 пол рности, элемент ИЛИ 24, элемент И-НЕ 25, сумматор 26 по модулю два и триггер 27 блокировки. Цель достигаетс  за счет того, что информаци  с выхода устройства всегда поступает в позитиве и не зависит от пол рности принимаемой двоичной комбинации. 1 ил.

Description

комбинации двоичных сигналов момента прихода. Цель изобретени  - повьппение точности обнаружени . Обнаружитель содержит регистр 1 сдвига информации мультиплексоры 2 и 3,элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 4 и 20, счетчики 5 и 21 импульсов, анализаторы (А) 6 и 22 несовпадений в обнаруживаемом блоке, счетчики 7 и 30 длины обнаруживаемого блока, счетчик 8 адреса, блок 9 посто нной пам ти, Формирователь 10 импульсов, элементы И 11, 14, 18, 28

и 29, счетчиг 12 количества обнаруженных блоков, А 13 обнаруживаемой .комбинации, триггер 15, А 16 окончани  сообщени , одновибратор 17, элемент НЕ 19, триггер 23 пол рности, элемент ИЛИ 24, элемент И-НЕ 25, сумматор 26 по модулю два и триггер 27 блокировки. Цель достигаетс  за счет того, что информаци  с выхода устройства всегда поступает в позитиве и не зависит от пол рности принимаемой двоичной комбинации. 1 ил.

Изобретение относитс  к технике св зиИ может быть использовало в приемных устройствах или в устройствах обработки данных дл  обнаружени  комбинации двоичных сигналов момента прихода.

Цель изобретени  - повышение точнбсти обнаружени .

На чертеже представлена структурна  электрическа  схема обнаружени  комбинаций двоичных .сигналов.

,Обнаружитель комбинаций двоичных .сигналов содержит регистр 1 сдвига информации, первьй и второй мультиплексоры 2 и 3, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 4, первый счетчик 5 импульсов, первый анализатор 6 несовпадений в обнаруживаемом блоке, первьй счетчик 7 длины обнаруживаемого блока, счетчик 8 адреса, блок 9 посто нной пам ти . Формирователь 10 импульсов, первый элемент И 11, счетчик 12 количества обнаруженных блоков, анализатор 13 обнаруживаемой комбинации, втрой элемент И 14, триггер 15, анализатор 16 окончани  сообщени , одновибратор 17, третий элемент И 18, элемент НЕ 19, второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 20, второй счетчик 21 импульсов , второй анализатор 22 несовпадейий в обнаруживаемом блоке, триггер 23 пол рности, элемент ИЛИ 24, элемент. И-НЕ 25, сумматор 26 по модулю два, триггер 27 блокировки, четвертый и п тый элементы И 28 и 29 и второй счетчик 30 длины обнаруживаемого блока..

Обнаружитель комбинаций двоичныхсигналов работает следующим образом При включении устройства триггер 15, счетчик 8 адреса и счетчики 5 и

21 импульсов принудительно обнул ютс , а триггер 27 устанавливаетс  в 1 внешним устройством (не показано ) , в результате чего на адресных входах блока. 9 устанавливаютс  нулевой адрес, по которому из блока 9 считываютс  следук цие коды: на К-входахкод длины обнаруженного блока, на п-выходах - код эталонной комбинации обнаруженного блока, на В. -и R, выходах - код максимально допустимого числа несовпадений обнаруживаемого блока дл  позитива и негатива, на S-выходах - код числа блоков обнаруживаемой двоичной комбинации, на т-в.ыходах - код признака окончани  сообщени .

Число разр дов блока 9 равно VI К + п + В -«- RJ + S + т.

Двоичный сигнал поступает на информационный вход регистра 1, в котором он поспедовательно сдвигаетс  с помощью синхроимпульсов, вырабатываемых устройством синхронизации (не показано).

Каждый синхроимпульс осуществл ет также запись кода длины обнаруживаемого блока в счетчик 7; сброс счетчиков 5 и 21 импульсов и запускает Формирователь 10.

Формирователь 10 вырабатывает импульсы частотой f, поступающие на вычитающий вход счетчика 7 (частота f., n-f д, где f gx частота мани-. пул ции входного сигнала).

Claims (1)

1. Состо ние выходов счетчика 7 длины обнаруживаемого блока измен етс  от предварительно записанного значени  до нул  и воздействует на адресные вх.оды мультиплексоров 2 и 3, чем достигаетс  поочередный опрос входов мультиплексоров 2 и 3. Дости нув нулевого значени , счетчик 7 вы рабатывает на выходе Меньше или равно нулю сигнал, поступакиций на вход блокировки йзормировател  10 и запрещающий выработку импульсов частоты f и fjj (импульсы частоты f сдвинуты относительно ,). . На выходах элементов ИСКЛЮЧАЩЕЕ ИЛИ 4 и 20 возникают сигналы при несовпадении сигналов на одноименных входах мультиплексоров 2 и 3. На входе мультиплексора 2 присутствует входна  информаци , а на входе мультиплексора 3 - эталонна . На вход стробировани  элементов ИСКЛЮЧАЩЕЕ ИЛИ 4 и 20 поступают импульсы .с Формировател  10. Вы вленные несовпадени  подсчитываютс  счетчиками 5 и 21 и передаютс  дл сравнени  на анализаторы 6 и 22 (позитив и негатив соответственно). При превышении значений счетчиков 5 и 21 заранее заданных значений максимально допустимого числа несовпадений , код которого получен из 9, на гтервых выходах анализато ров 6 или 22 по вл етс  сигнал, который поступает на один из входЬв элемента ИЛИ 24, а с выхода его - на вход элемента К 14, где он стробируетс  сигналом с выхода Меньше или равно нулю первого счетчика 7 длины обнаруживаемого блока. Таким образом, если после опроса всей последовательности количество несовпадений не превьшает заранее заданных дл  позитива, или негатива значений, то принимаетс  решение об обнаружении первого блока обнаруживаемой двоичной комбинации, при этом триггер 23 принимает соответствующее значение (позитив или негатив) и си нал с выхода элемента И 14 через одновибратор 17. воздействует на .счетный вход счетчика 8 адреса, измен   состо ние его выходов, а следователь но,, и состо ние выходов блока 9, под готавлива  таким образом устройство дл  обнаружени  следующего блока. Оп новремено сигнал с выхода элемента и 14 поступает на счетный вход счетчика 12 количества обнаруженных блоков. Если же первый блок не бьш обнаружен , то вновь пришедший синхроимпульс сдвинет информацию в регистре 1 1 и обнулит счетчики 5 и 21. Далее снова проходит поразр дное сравнение входной и эталонной последовательности до тех пор, пока не обнаружитс  искомый блок. После вы влени  первого и последуюпшх блоков одновибратор 17 заносит код длины обнаруженного блока в счетчик 30 и устанавливает триггер 27 блокировки в О, тем самым блокиру  элементы И 14 и 28. Блокировка необходима дл  исключени  из анализа «следующего блока разр дов инЛормйции, которые принимали участие в обнаружении предыдущего блока. Дл  этого синхронизирующий Вход устройства подключен к одному из входов элемента И 29, второй вход которого подключен ir выходу . триггера 27, при этом с каждым синхроимпульсом на вычитающий вход счетчика 30 поступают сигналы. По вление сигнала Меньше или равно нулю на выходе счетчика 30 сигнализирует устройству о том, что в регистре 1 наход тс  разр ды, необходимые дл  анализа следующего блока, при этом триггер 27 измен ет свое состо ние и подает разрешающий сигнал на третьи входы элементов И 14 и 28. Если при этом на- вторых выходах (Не равно) первого и второго анализаторов 6 к 22 одновременно присутствуют сигналы, то с выхода элемента И-НЕ 25 поступает сигнал на второй вход четвертого элемента И 28,. который сигнализирует об отсутствии вы влени  блока. При этом на выходе элемента И 28 в Фазе с сигналом Меньше или равно нулю счетчика 7 по вл етс  сигнал, который сбрасывает счетчики 8 и 12 и устройство переходит в режим поиска первого блока заданной двоичной комбинации. Если происходит вы вление следующего блока, го на выходе второго элемента И 14 по вл етс  сигнал, который поступает на вход счетчика 12. Счетчик 12 при обнаружении каждого блока измен ет свое состо ние, а анализатор 13 сравнивает содержимое счетчика 12 с числом блоков, постуившим из блока 9, и при равенстве ьщает сигнал обнаружени  искомой воичной комбинации на элемент И 18, где он стробируетс  сигналом одновибатора 17. С выхода элемента И 18 . игнал поступает на установочный 7 . . S-вход триггера 15, с выхода тригге ра 15 сигнал поступает на второй вход элемента И 14, разреша  переда чу на вход сумматора 26 по модулю два информации с первого выхода регистра 1 сдвига. На второй вход сумматора 26 по модулю два поступает сигнал с выход триггера 23 пол рности, поэтому информаци  с выхода устройства всегд поступает в позитиве и не зависит от пол рности принимаемой двоичной комбинации. Анализатор 16 окончани  сообщени  при совпадении входной инЛормации с кодом эталона конца сообщени  выдает сигнал, который поступает на установочные R-входы триггеров 15 и 27, и сбрасывает счетчик 8, и таким образом устройство блокирует свой выход, а само Переходит в режим поиска первого блока заданной двоично комбинации. Формула изобретени  Обнаружитель комбинаций двоичных сигналов, содержйпдай регистр сдвига информации, синхронизирун ций вход которого объединен с установочным входом первого счетчика импульсов, синхронизирующими входами первого счетчика длины обнаруживаемого блока и Формировател  импульсов, N выходов регистра сдвига информации подключены к соответствующим N входам первого мультиплексора, а первый разр д - к первому входу первог элемента И, второй вход которого со единен ,с выходом триггера, причем пе вые М из N выходов регистра сдвига информации подключены к соответствующим М первым входам анализатора окончани  сообщение, вторые М входов которого подключены к соответствующим М первым выходам блока посто нной пам ти, S вторых выходов которого подключены к соответствующим S первым входам анализатора обнаруживаемой комбинации, S вторых входов которого подключены к соответствующим S выходам счетчика количества обнаруженных блоков, выход ftepBoro и второго мультиплексоров соединены соответственно с первыми и вторыми входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, третий вход которо го подключен к первому выходу Форми 2 ровател  импульсов, второй выход которого подключен к вычитающему входу первого счетчика длины обнаруживаемого блока, R первых входов первого анализатора несовпадений в обнаруживаемом блоке соединены с R-выходами первого счетчика импульсов, счетный вход которого соединен с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, R вторых входов первого анализатора несовпадений в обнаруживаемом блоке соединены с R третьими выхода блока посто нной пам ти, N четвертых выходов которого подключены к N первым входам второго мультиплексора , L вторых входов которого попарно объединены с L вторыми входами первого мультиплексора и подключены к соответствующим L выходам первого счетчика длины обнаруживаемого блока, выход Меньше ид равно нулю которого подключен к объединенным первому входу второго элемента И и входу блокировки Формировател  импульсов, К информационных входов первого счетчика длины обнаруживаемого блока подключены к соответствующим К п тым выходам блока посто нной пам ти, адресные входы которого подключены к выходам счетчика адреса, первый вход установки нул  которого объединен с входом установки нуд  триггера и подключен к выходу анализатора окончани  сообщени , вход установки единицы триггера объединен с вторым входом установки нул  счетчика адреса и с установочным входом счетчика количества обнаруженных блоков и подключен к выходу третьего элемента И, первый вход которого объединен со счетным входом счетчика адреса и подключен к выходу одновибратора , вход которого объединен со счетным входом счетчика количества обнаруженных блоков и подключен к выходу второго элемента И, выход анализатора обнаруживаемой комбинации соединен с вторым входом третьего элемента И, отличающийс  тем, что, с целью повьщ1ени  точности обнаружени  , в него введены элемент. НЕ, второй элемент ИСКЛЮЧАЮПЕЕ ИЛИ, второй счетчик импульсов, второй анализатор , несовпадени  в обнаруживаемом блоке, триггер пол рности, элемент ИЛИ, элемент И-НЕ, сумматор по модулю два, триггер блокировки, четвертый и п тый элементы И и второй

   I счетчик длины обнаруживаемого блока, при этом выходы первого мультиплексора через эл1вмеит НЕ подключены к первым входам второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которого подкл 0чены к выходам второго мультиплексора , первый выход Формировател  импульсов подключен к третьему входу второго элемента ИСКЛЮЧАЩЕЕ ИЛИ выход которого соединен со счетным входом второго счетчика импульсов, установочный вход которого объединен с установочным входом первого счетчика импульсов, R выходов второго счетчика импульсов соединены с R первыми входами второго анализатора несовпа дений в обнаруживаемом блоке, R вторых входов которого подключены к R дополнительным выходам блока посто нной пам ти, первые выходы первого и второго анализаторов несовпадений в обнаруживаемом блоке соединены соответственно с первыми и вторыми входами элемента ИЛИ, первый вход которого соединен также с установочным входом триггера пол рности, ,счетный вход которого соединен с вторым входом элемента ИЛИ, вторые выходы первого и второго анализаторов несовпадений в обнаруживаемом блоке соединены соответственно с первым и вторым входами элемента И-НЕ, выход которого соединен с первым входом четвертого элемента. И, второй вход которого соединен с пр мым выходом триггера блокировки и вторым входом .

   второго элемента И, третий вход которого соединен с выходом элемента ИЛИ, синхронизирующий вход регистра сдвига информации соединен также с первым входом п того элемента И, выход которого соединен с вычитающим входом второго счетчика длины обнаруживаемого блока, К информационных входов которого подключены к соответствующим К п тым выходам блока посто нной пам ти, выход второго счетчика длины обнаруживаемого блока соединен с установочным входом триггера

   блокировки, первый установочный вход которого объединен с установочным входом второго счетчика длины обнаруживаемого блока и подключены к выходу одновибратора, установочный вход

   0 триггера объединен с вторым установочным входом триггера блокировки, инверсный выход которого соединен с вторым входом п того элемента И, выход Меньше или равно нупю первого

   5 счетчика длины обнаруживаемого блока соединен с третьим входом четвертого элемента И, выход которого соединен с третьим установочным входом счетчика адреса и вторым установочным входом счетчика количества обнаруженных блоков, выход анализатора обнаруживаемой комбинации соединен с вторым входом третьего элемента ИЛИ, а выход триггера соединен с первым входом сумматора по модулю два, второй вход которого соединен с выходом триггера пол рности.