SU1483636A1 - Многостоповый преобразователь временных интервалов в цифровой код - Google Patents
Многостоповый преобразователь временных интервалов в цифровой код Download PDFInfo
- Publication number
- SU1483636A1 SU1483636A1 SU874184978A SU4184978A SU1483636A1 SU 1483636 A1 SU1483636 A1 SU 1483636A1 SU 874184978 A SU874184978 A SU 874184978A SU 4184978 A SU4184978 A SU 4184978A SU 1483636 A1 SU1483636 A1 SU 1483636A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- counter
- flip
- Prior art date
Links
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Abstract
Изобретение относитс к устройствам дл автоматизации научных исследований в области дерной физики, в частности к временным спектрометрам, и может быть использовано в р де физический экспериментов, проводимых по врем пролетной методике измерени . Изобретение позвол ет упростить устройство при максимальном быстродействии за счет того, что в устройство, содержащее генератор, формирователи, счетчик, времени, таймер и буферный регистр, введен элемент И. Введение элемента И и изменение структуры счетчика времени, буферного регистра позволило, сохранив преимущества прототипа (отсутствие зависимости тактовой частоты от разр дности счетчика времени), исключить устройство перезаписи, т.е. уменьшить количество элементов и св зей. 2 ил.
Description
Изобретение относитс к оборудованию дл автоматизации научных исследований в области дерной физики, в частности к временным спектрометрам , и может быть использовано в р де физических экспериментов, использующих врем пролетную методику измерени .
Целью изобретени вл етс упрощение устройства при обеспечении максимального быстродействи .
На фиг.. 1 приведен вариант функциональной схемы устройства; на фиг. 2 - временные диаграммы работы устройства.
Многостоповый преобразователь временных интервалов в цифровой код (фиг. 1) содержит генератор 1, формирователи 2 и 3, счетчик 4 времени, таймер 5, буферный регистр 6, элемент И 7. Счетчик 4 времени выполнен на Т-триггере 8 и счетчиках 91-9 р импульсов . Буферный регистр 6 выполнен на D-триггере 10 и регистрах 11,-11Принцип работы многостопового преобразовател временных интервалов в цифровой код заключаетс в следующем.
В исходном состо нии все элементы счетчика 4 времени и буферного регистра 6 наход тс в нулевом состо нии . Уровень 1 с инверсного выхода таймера 5 разрешает прохождение тактовых импульсов с инверсного выхода генератора 1 через элемент И 7 на тактовый вход D-триггера 10 буферного регистра 6.
&
оо оо
ОЭ 00 05
С момента поступлени сигнала Старт до прихода импульса Конец измерени формирователь 2 вырабатывает первую серию тактовых импульсов (СТИ, фиг. 2). На тактовый вход буферного регистра 6 поступает втора сери тактовых импульсов, сдвинута на половину периода относительно
данной элементной базы тактовой частоты , и при этом требуетс иметь в преобразователе большое число разр дов , необходимо примен ть счетчики времени построенные по последовательной (асинхронные) или последовательно-параллельной структуре, так как на них можно достичь максимальной
первой. Если в первый полупериод дей- JQ скорости счета. При этом регистр долстви первой серии тактовых импульсов происходит изменение состо ни счетчика 4 времени, то во второй полупериод происходит перезапись его состо ни в буферный регистр 6. Сиг- щ нал Стоп запускает формирователь 3, на выходе которого формируетс импульс длительностью Ц , в течение которого формирователь не запускаетс последующим сигналам. Выходной 20 импульс формировател 3 синхронизирован с тактами генератора 1. Сигналом формировател запускаетс таймер 5, блокирующий на врем t2 формирование импульсов второй серии 25 тактовых импульсов. В это же врем с задержкой , необходимой дл окончани переходных процессов в буферном регистре 6, вырабатываетс имжен иметь такую же структуру как и счетчик. В устройстве счетчик 4 времени и буферный регистр 6 содержит первые m каскадов, соединенные последовательно , а остальные 1-т каскадов - параллельно. Число т выбираетс из услови устойчивой работы параллельных каскадов и зависит от разр дности (К) всего счетчика. I
Вследствие того, что выпускаемые промышленностью четырехразр дные, счетчики имеют быстродействием несколько ниже, чем триггеры, то первый каскад счетчика времени должен быть выполнен на триггере, т.е. первый т каскад К-разр дного счетчика времени вл етс одноразр дным. Таким образом , число остальных 4-разр дных каспульс Запрос на внешнее устройство, 3Q кадов Равно (К-О/4 1. Далее, m из
1 каскадов должны быть включены посв которое переписываетс информаци из буферного регистра 6. После считывани кода с буферного регистра 6 внешним устройством.оно формирует сигнал Ответ, по которому выходы буферного регистра 6 устанавливаютс в единичное состо ние. Считывание ; информации внешним устройством должно произойти за врем t, так как по окончании его таймер 5 разрешает прохождение импульсов второй серии тактовых импульсов на -вход регистра 6. После окончани импульса t через врем tc буферный регистр 6 выходит на режим слежени , т.е. код в буферном регистре 6 отстает от кода счетчика 4 времени на полпериода час- торы генератора 1.
Использование синхронного счетчика времени (тактовые входы счетчиков
35
40
ледовательно, так как период частоты поступающей на тактовые входы 1-т параллельных каскадов, должен превышать врем задержки распространени сигналов переноса включенных параллельно счетчиков, т.е.
С-Ч
(1-щ);
Т Т - 2 4тМ хс« Li z
где Т
сч
45
объединены) в преобразователе со счи- m 2. тыванием информации во врем счета
период частоты, поступающей на тактовые входы 1-т параллельных каскадов; 1т - задержка сигнала переноса
каждого каскада; Т t - период тактовой частоты. На фиг. 1 приведен пример построени 4-разр дного счетчика времени и буферного регистра при К 25,
упрощает структуру буферного регистра и способствует достижению максимального быстродействи по вхождению бу- ферного регистра в режим слежени . Однако, когда на первый план выдвига етс повышенна точность измерени , т.е использование максимальной дл
жен иметь такую же структуру как и счетчик. В устройстве счетчик 4 времени и буферный регистр 6 содержит первые m каскадов, соединенные последовательно , а остальные 1-т каскадов параллельно. Число т выбираетс из услови устойчивой работы параллельных каскадов и зависит от разр дности (К) всего счетчика. I
Вследствие того, что выпускаемые промышленностью четырехразр дные, счетчики имеют быстродействием несколько ниже, чем триггеры, то первый каскад счетчика времени должен быть выполнен на триггере, т.е. первый т каскад К-разр дного счетчика времени вл етс одноразр дным. Таким образом , число остальных 4-разр дных кас
ледовательно, так как период частоты поступающей на тактовые входы 1-т параллельных каскадов, должен превышать врем задержки распространени сигналов переноса включенных параллельно счетчиков, т.е.
С-Ч
(1-щ);
Т Т - 2 4тМ хс« Li z
где Т
сч
5
m 2.
период частоты, поступающей на тактовые входы 1-т параллельных каскадов; 1т - задержка сигнала переноса
каждого каскада; Т t - период тактовой частоты. На фиг. 1 приведен пример построени 4-разр дного счетчика времени и буферного регистра при К 25,
Claims (1)
- Формула изобретениЫногостоповый преобразователь временных интервалов в цифровой код, содержащий генератор, первый выход которого подключен к первому входу первого формировател , второй вход которого вл етс шиной51483636Старт, а третий вход объединен с первым входом счетчика времени и вл етс шиной Конец измерений, выход первого формировател подключен к второму входу счетчика времени, первый вход второго формировател вл етс шиной Стоп, а выход подключен к входу таймера, выходы счетчика времени подключены к соответствующим входам группы входов буферного регистра, выходы которого вл ютс выходной шиной устройства, отличающий10импульсов, где 1 -;;-.; К - разр дсройства при обеспечении максимального быстродействи ,в него введен элемент И, гари этом счетчик времени выполнен на Т-триггера и 1 счетчикахF К-1Qность счетчика времени; Q - разр дность счетчиков импульсов, а буферный регистр выполнен на D-триггере и 1 регистрах, первый вход элемента И объединен с вторым входом второго формировател и соединен с вторым выходом генератора, а второй вход элемента И соединен с первым выходом таймера, второй выход которого вл етс шиной Запрос, выход элемента И подключен к тактовому входу D-триг- гера, тактовый вход Т-триггера вл етс вторым входом счетчика времени , входы обнулени Т-триггера исчетчиков импульсов объединены и л ютс первым входом счетчика вр ни, выход Т-триггера подключен к тактовому входу первого счетчика пульсов, тактовый вход 1-го счет импульсов подключен к Q-му выход ( i-1)-ro счетчика импупьсов, где 1б 2, m ; т - число последоват но соединенных счетчиков, тактов входы счетчиков импульсов с m-го 1-й объединены, выходы Т-триггер счетчиков импульсов вл ютс вых ми счетчика времени, входы устантем, что, с целью упрощени уст- i5 ки в 1 и входы установки в ОD-трйггера и регистров соответст но объединены и вл ютс шинами вет и Конец измерений соответ венно, входы разрешени счета Р020 пеРвого п° счетчиков вл ютс ной уровн логической единицы, а j-ro счетчика подключены к выход переноса (j-1)-ro счетчика, где je (m+1), 1, информационный вхо25 D-триггера и одноименные входы ре гистров вл ютс группой входов б ферного регистра, выход D-триггер выходы регистров вл ютс выходам буферного регистра, тактовый вход3Q первого регистра подключен к выхо D-триггера, тактовый вход 1-го ре гистра подключен к (р-1)-му выход ( i-l)-ro регистра, где , m , тактовые входы регистров с m-го п 1-й объединены.Tfl 2р6рЮрФиг.1счетчиков импульсов объединены и вл ютс первым входом счетчика времени , выход Т-триггера подключен к тактовому входу первого счетчика импульсов , тактовый вход 1-го счетчика импульсов подключен к Q-му выходу (i-1)-ro счетчика импупьсов, где 1б 2, m ; т - число последовательно соединенных счетчиков, тактовые входы счетчиков импульсов с m-го по 1-й объединены, выходы Т-триггера и счетчиков импульсов вл ютс выходами счетчика времени, входы установки в 1 и входы установки в Оки в 1 и входы установки в ОD-трйггера и регистров соответственно объединены и вл ютс шинами Ответ и Конец измерений соответственно , входы разрешени счета Р0 спеРвого п° счетчиков вл ютс шиной уровн логической единицы, а j-ro счетчика подключены к выходу переноса (j-1)-ro счетчика, где je (m+1), 1, информационный входD-триггера и одноименные входы регистров вл ютс группой входов буферного регистра, выход D-триггера и выходы регистров вл ютс выходами буферного регистра, тактовый входпервого регистра подключен к выходу D-триггера, тактовый вход 1-го регистра подключен к (р-1)-му выходу (i-l)-ro регистра, где , m , тактовые входы регистров с m-го по 1-й объединены.Ш1ли гшКрJS/J22р 25/стиCv.Bfp Cv.S 2рZL&L$WZU L&LSZLEсч.взр ш№ ГзЪJZ #% Za%%Zt&.Cv. 8(n-t)p w////////////////СЧ.Впр.Стоп СТИ .F2ТаймерBfj.fp 5р. 2иВр.Зр(-)РКРЗапросOfndemj//////////.s/////////////////////у///////,ЕГШПатгГШЕГЕЛfy////////////y///r/////ц I-t6иаагтГ///////Лtj У///////////Л--/ ЛШПЈ- w/////M Гз,.У/////////Я//// ъ.J /////////.J////////////////////fM -LfII4Монент считывани данных с §Р.ЪJZ #% Za%%Zt&.j//////////..J /////////.JФиг. 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874184978A SU1483636A1 (ru) | 1987-01-20 | 1987-01-20 | Многостоповый преобразователь временных интервалов в цифровой код |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874184978A SU1483636A1 (ru) | 1987-01-20 | 1987-01-20 | Многостоповый преобразователь временных интервалов в цифровой код |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1483636A1 true SU1483636A1 (ru) | 1989-05-30 |
Family
ID=21281901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874184978A SU1483636A1 (ru) | 1987-01-20 | 1987-01-20 | Многостоповый преобразователь временных интервалов в цифровой код |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1483636A1 (ru) |
-
1987
- 1987-01-20 SU SU874184978A patent/SU1483636A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 855996, кл. Н 03 М 1/50, G 04 F 10/04, 1979. Авторское свидетельство СССР № 1190354, кл. G 04 F 10/04, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4499589A (en) | Counter circuit for counting high frequency pulses using the combination of a synchronous and an asynchronous counter | |
US4160154A (en) | High speed multiple event timer | |
GB1053189A (ru) | ||
SU1483636A1 (ru) | Многостоповый преобразователь временных интервалов в цифровой код | |
US4006302A (en) | Switching arrangement for extending the receiver stop pulse length in time division multiplex transmission | |
SU1727213A1 (ru) | Устройство управлени доступом к общему каналу св зи | |
SU1160561A1 (ru) | ТРОИЧНЫЙ РЕВЕРСИВНЫЙ СЧЕТЧИК импульсов | |
SU1431069A1 (ru) | Делитель частоты следовани импульсов | |
SU1665526A1 (ru) | Устройство дл приема дискретной информации | |
SU1298759A1 (ru) | Устройство дл ввода-вывода информации | |
SU790218A1 (ru) | Устройство дл синхронизации сигналов тактовой последовательности | |
SU1295450A1 (ru) | Устройство дл задержки сигналов | |
SU1334159A1 (ru) | Статистический анализатор временных интервалов | |
SU1374430A1 (ru) | Преобразователь частоты в код | |
SU1325470A1 (ru) | Генератор случайных чисел | |
SU1439746A1 (ru) | Преобразователь информации | |
SU1751797A1 (ru) | Устройство дл приема информации | |
SU1666970A1 (ru) | Дискретное фазосдвигающее устройство | |
SU1238088A1 (ru) | Устройство дл сопр жени электронно-вычислительной машины с абонентом | |
SU1354194A1 (ru) | Сигнатурный анализатор | |
SU1283976A1 (ru) | Преобразователь кода в период повторени импульсов | |
SU658556A1 (ru) | Преобразователь кода гре в двоичный код | |
SU677095A1 (ru) | Преобразователь кода числа в частоту следовани импульсов | |
SU1725373A1 (ru) | Устройство дл контрол последовательностей импульсов | |
SU1394458A1 (ru) | Устройство дл приема информации в частотном коде |