SU1666970A1 - Дискретное фазосдвигающее устройство - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в устройствах автоматического управлени  и контрол  в каналах цифровых след щих систем. Целью изобретени   вл етс  повышение помехоустойчивости. Дискретное фазосдвигающее устройство (ФСУ) содержит шину 1 "Кода", шину 2 "Запись", шину 3 "Пуск", опорный генератор 4, первый и второй делители 6, 5 частоты, первый и второй инверторы 7, 8, первый и второй регистры 9, 10 пам ти, первый и второй D-триггеры 11, 12, логическую схему И 13, выходы первого и второго делителей частоты  вл ютс  соответственно первым (управл емым) и вторым (опорным) выходами устройства. Особенностью изобретени   вл етс  введение регистра 10, схемы И 13, делител  5, инверторов 7, 8, которое позвол ет с помощью второго делител  частоты и логической схемы И формирователь сигнал управлени , по которому в каждом периоде формируемого ФСУ сигнала в первый делитель частоты из второго регистра пам ти записываетс  код фазы, а совокупность второго инвертора, первого и второго D-триггеров и первого регистра пам ти осуществл ет синхронизацию смены информации на шинах "Кода" и "Пуск" с тактовым сигналом ФСУ. При этом за счет того, что сигнал управлени  формируетс  в каждом периоде и ФСУ управл етс  по фазе выходного сигнала, а не по ее приращению, повышаетс  помехозащищенность. 2 ил.

Description

Изобретение относитс  к импульсной технике и может быть использовано в устройствах автоматического управлени  и контрол  в каналах цифровых след щих систем .

Целью изобретени   вл етс  повышение помехоустойчивости.

На фиг. 1 приведена структурна  электрическа  схема дискретного фазосдвигаю- щего устройства; на фиг, 2 - изображены временные диаграммы сигналов в характерных точках устройства дл  варианта реализации ФСУ-фазосдвигающего устройства, в котором делители частоты выполнены на базе двухразр дных двоичных счетчиков импульсов .

Дискретное фазосдвигающее устройство (фиг. 1) содержит шину 1 Код, шину 2 Запись, шину 3 Пуск, опорный генератор 4. второй 5 и первый 6 делителичастоты, первый и второй инверторы 7, 8, первый 9 и второй 10 регистры пам ти, первый 11 и второй 12 D-триггеры, логическую схему И 13. Выходы первого и второго делителей частоты  вл ютс  соответственно первым (управл емым) и вторым (опорным) выходами устройства.

На тактовый С вход делител  6 частоты, который реализуетс  на основе счетчика импульсов , с выхода генератора 4 поступают тактовые импульсы скважности , эти же импульсы через инвертор 7 поступают на тактовый С вход делител  5 частоты, который реализуетс  на основе счетчика импуль- сов с предварительной установкой заданного кода, например типа К155 ИЕ9. Выходы первого и второго делителей частоты , например выходы последних разр дов,  вл ютс  соответственно первым и вторым выходами устройства.

Выходы разр дов делител  6 частоты соединены с соответствующими входами логической схемы И 13, а ее выход соединен с V-входом управлени  режимом записи делител  5 частоты и через инвертор 8 соединен с тактовым С входом D-триггера 12. Информационный вход D-триггера 12 соединен с выходом D-триггера 11. Информационный вход D-триггера 11 соединен с потенциалом Лог.1, его тактовый С вход соединен с шиной 3 Пуск, а установочный R-вход соединен с выходом D-триггера 12 и тактовым С-входом регистра 10 пам ти, Q- выходы соответствующих разр дов которого соединены с соответствующими разр дами информационного (установочного ) входа делител  5. D-входы соответствующих разр дов регистра 10 соединены с выходами соответствующих разр дов регистра 9, информационные D-входы которого

соединены с шиной 1 Кода фазы, а тактовый С-вход соединен с шиной 2 Запись.

При реализации данного устройства в некоторых случа х может оказатьс  целесообразным формировать сигнал Пуск, использу  сигнал Запись. Дл  этого тактовый вход D-триггера 11 необходимо соединить через инвертор с шиной 2 Запись. При этом триггер 11 будет устанавливатьс 

0 в единичное состо ние по заднему фронту сигнала Запись, т.е. заведомо после завершени  переходного процесса в регистре 9.

Дискретное фазосдвигающее устройст5 во работает следующим образом.

В исходном состо нии триггеры 11 и 12 наход тс  в состо нии О.

Генератор 4 формирует на своем выходе тактовые импульсы скважности q-2. Эти

0 импульсы поступают на тактовый С-вход делител  6 частоты и через инвертор 7 - на тактовый С-вход делител  5 частоты. Оба делител  частоты выполнены на основе цифровых счетчиков одинаковой емкости.

5 За счет инвертора 7 активный фронт тактовых импульсов на входе делител  5 сдвинут на Т/2 (Т - период тактовых импульсов) по отношению к активному фронту тактовых импульсов на входе делител  6 (фиг. 2а, б).

0За счет этого счет импульсов (смена

состо ний) делителей 5 и 6 (счетчиков) происходит с временным сдвигом, равным Т/2. При достижении делител  6 состо ни  1 во всех разр дах на выходе логической схе5 мы И 13 формируетс  импульс, поступающий на V-вход управлени  режимом записи делител  5 (фиг.2в). По активному фронту первого же импульса, поступающего на тактовый вход делител  5, во врем  действи 

0 управл ющего сигнала на его V-входе делитель 5 из регистра 10 перепишетс  содержащийс  в нем код фазы.

Следующий тактовый импульс на входе делител  б изменит его состо ние, что при5 ведет к завершению формировани  управл ющего сигнала V на выходе схемы И 13 При этом делитель 5 переводитс  в режим счета, и следующий и последующие тактовые импульсы на его С-входе суммируютс 

0 с числом, записанным в делитель 5 во врем  действи  управл ющего сигнала на его V- входе.

Описанный процесс повтор етс  пери- г-1

..- одически с частотой F - где Т - период Ъn l

тактовых импульсов; n - коэффициент делени  делителей 6 и 5.

Результатом описанной выше принудительной записи в делителе 5 содержимого регистра 10  вл етс  синхронизаци  делител  5 опорным сигналом, формируемым делителем б.

Фаза сигнала на выходе делител  5 по отношению к опорному сигналу в зависимости от кода в регистре 10 может принимать любое из п дискретных значений, Ь сли оба делител  выполнены на основе двоичных счетчиков, то п 2, где N - число разр дов счетчиков, т.е. дискрет фазы Л обеспечиваемый фазосдвигающим устройством, соА 2 л ставл ет величину )--- .

Фаза р сигнала на выходе ФСУ по отношению к опорному сигналу определ етс  выражением

,/,-К - - -+-iL V9 N 2N 2N

где k -число, задаваемое в регистр 10.

Второй член в выражении (1) определ ет посто нный фазовый сдвиг, обусловленный временным сдвигом на Т/2 тактовых импульсов делителей 5 и 6.

Запись кода фазы с шины 1 кода(фи.2з) в регистр 10 осуществл етс  следующим оО- разом.

Первоначально код фазы с шины 1 записываетс  в регистр 9 импульсом, поступающим на его тактовый С-вход с шины 2 Запись (фиг. 2и).

Сигнал Пуск (фиг. 2к), который формируетс  после импульса Запись, поступает на тактовый вход триггера 11. По его переднему фронту триггер 11 устанавливаетс  в единичное состо ние (фиг.2е). Задним фронтом выходного сигнала схемы И 13 триггер 12 устанавливаетс  в единичное состо ние (фиг.2ж) и своим выходным сигналом осуществл ет запись кода фазы в регистр 10 из регистра 9 (фиг. 2ж,м). Таким образом, смена кода на информационных входах делител  5 всегда происходит в течение интервала времени, когда делитель 5 находитс  в режиме счета (сигнал управлени  на V-входе равен нулю).

Таким образом, смена кода фазы в регистре 10, как и п прототипе, синхронизована тактовым сигналом генератора /1. что исключает сбои в работе ФСУ при смене кода фазового сдвига несмотр  на то, что сигналы управлени  ФСУ Запись и Пуск асинхронны по отношению к его тактовому сигналу.

Как видно из приведенного выше описани , управление данным дискретным фазосдвигающим устройством осуществл етс  по фазе, а не по приращению фазы как это имеет место в прототипе Следствием такого управлени   вл етс  отсутствие накоплени  ошибки при единичных сбо х в ФСУ.

Так, например, ложное срабатывание триггера 11, вызванное помехой по шине 5 Пуск, не приведет к сдвигу фазы выходного сигнала ФСУ, если при этом не искажена информаци  в регистре 10.

Искажение информации в регистре 9 не

10 приведет к сдвигу фазы выходного сигнала в отсутствие сигнала Пуск.

Одновременное воздгйсгвие помех по шинам Запись и Пуск может привести к искажению информации в регистре 10 и со5 ответствующему сдвигу фазы выходного сигнала ФСУ. Однако в следующем же цикле обращени  внешнего устройства к ФСУ (по шинам 1-3) этот фазовый сдеиг будет скорректирован.

0Таким образом, в данном устройстве не

происходит накоплени  ошибки, обусловленной его ложным срабатыванием вследствие помех по шинам управлени , что повышает помехоустойчивость.

Claims (1)

1. 5Формула изобретени 

   Дискретное фазосдвигающее устройство , содержащее опорный генератор и первый делитель частоты, соединенные последовательно, первый регистр пам ти,

   0 первый и второй информационные входы которого соответственно  вл ютс  клеммами дл  подключени  шин Код и Запись, первый и второй D-триггеры, информационный выход первого D-триггера соединен с

   5 информационным входом второго D-триггера , информационный выхо/1} второго D-триггера соединен с установочным R-входом первого D-триггера, информационный D- вход первого D-триггера  вл етс  клеммой

   0 дл  подключени  шины с потенциалом Лог. 1, а тактовый  вл етс  клеммой дл  подключени  шины Пуск, клемму дл  подключени  первого выхода устройства, отличающеес  тем, что, с целью

   5 повышени  помехоустойчивости, в него введены второй регистр пам ти, логическа  схема И. второй делитель частоты, клемма дл  подключени  второго выхода устройства и первый и второй инверторы, причем

   0 выход опорного генератора соединен последовательно с первым инвертором тактовым входом второго делител  частоты, выход которого соединен с клеммой первого выхода устройства, выходы разр дов пер5 вого делител  частоты последовательно соединены с логической схемой И, вторым инвертором, тактовым входом второго D- триггера, тактовым входом второго регистра пам ти и информационными входами второго делител  частоты, выход логической

   схемы И соединен с входом управлени  режимом записи второго делител  частоты, информационные выходы первого регистра пам ти соединены с информационными

   входами второго регистра пам ти, а выход первого делител  частоты соединен с клеммой дл  подключени  второго выхода устройства .

   LTir IrLrTJlJlJlJTJ

   а

   е

   .

   км 

   Кодоо