SU790218A1 - Устройство дл синхронизации сигналов тактовой последовательности - Google Patents
Устройство дл синхронизации сигналов тактовой последовательности Download PDFInfo
- Publication number
- SU790218A1 SU790218A1 SU782697423A SU2697423A SU790218A1 SU 790218 A1 SU790218 A1 SU 790218A1 SU 782697423 A SU782697423 A SU 782697423A SU 2697423 A SU2697423 A SU 2697423A SU 790218 A1 SU790218 A1 SU 790218A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- inputs
- integrators
- output
- elements
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
как и в предыдущем устройстве, дл получени необходимой точности фазиров ни на практике выбирают соотнош ие между Jуказанными выше прсле довательнсст ми Т - (б4-128)Т|., и .
Устройство хорошо работает на низких и средних скорост х передачи информации..
Недостатком устройства вл етс низка скорость передачи данных, поскольку с повышением скорости передачи информации период высокочастотной последовательности становитс соизмеримым или меИьше времени срабатывани даже наиболее быстродействующих логических интегральных микросхем. Это уменьшает надежность работы и усложн ет устройство. Например, если скорость передачи информации пор дка 4 МБод и, следовательно ,, частота сигналов синхронизируемой тактовой последовательное ти TC на приеме пор дка 4 МГц, то при соблюдении соотношени Т. (64-128) TO следует выбрать частоту сигналов TO в пределах 25б-512МГц что выше предельной частоты наиг более быстродействующих логических элементов .(например микросхемы серии 100) .
Цель изобретени - повышение скорости передачи данных.
Указанна цель достигаетс тем, что в устройство дл синхронизации сигналов тактовой последовательности содержащее управл емый генератор импульсов , выход КОТОР9ГО соединен со входом h-разр дного управл емого делител , вход установки нул которого подключен к выходу элемента ИЛИ, а вход управл емого генератора импульсов подключен к шине информационного входа, введены п-элементов И и и -интеграторов , причем первые входы элементов И объединены и подключены ко входам управл емого генератора импульсов, а вторые входы соединены с выходами разр дов П-разр дного управл емого делител , выходы элементов И подключены ко входам интеграторов , а выходы интеграторов подключены ко входам элемента ИЛИ, выход которого соединен со входами установки нул интеграторов.
Сущность изобретени заключаетс в том, что управл ющей сигнал вырабатываетс в момент времени, соответствующий средневеро тному значению характеристического момента восстановлени информационного сигнала и используетс не дл управлени числом импульсов высокочастотной последовательности, как в известных устройствах, а дл установки нул разр дов управл емого делител частоты . Установка нул разр дов делител частоты фиксирует фазу сигналов тактовой последовательности.
На чертеже приведена Функциональ-i на схема устройства.
Устройство содержит управл емый генератор 1 импульсов, И -разр дный управл е1/ый делитель 2, элементы
3-1 З-П И, интеграторы 4-1 т 4-П, элемент 5 ИЛИ.
Работает устройство следующим образом .
На вход П -разр дного управл емого делител 2 поступает сигнал высокочастотной последовательности Т с выхода управл емого генератора 1 импульсов, Н-а выходе п-разр дного делител 2 вырабатываетс сигнал последовательности tc,, а сигналы с
- выхода разр дов управл емого делител 2 периодически (с периодом Т( ) открывают поочередно элементы 3-1 г 3-п И на врем не более TQ, в этом случае информационный сигнал (импульсный сигнал длительностью не более 1/2То и соответствующий действительному характеристическому моменту восстановле VIH информацирнной посылки) пройдет только через один
из элементов 3 И, который укажет на временное положение информационного сигнала относительно синхронизируеммой тактовой последовательности Тс . Сработает тот интегратор 4, на вход
которого поступило наибольшее количество импульсных сигналов,
В этом случае сигнал с выхода интегратора соответствует средневеро тному значению (математическому
ожиданию) информационного сигнала. А так как сигнал на выходе интегратора 4 вырабатываетс в момент поступлени -на его вход последнего по счету импульсного сигнала с выхода соответствующего элемента/3 Ид
(если временна задержка разр дов интегратора меньше половины периода TO)/ то этот сигнал можно использовать дл установки нул разр дов делител . Этой установкой тактова
последовательность Т, прив зываетс к математическому ожиданию информационного сигнала. Таким образом, i осуществл етс фазирование тактовой последовательности TC . Установку
нул можно осуществить любым другим сигналом, сдвинутым относительно математического ожидани информационного сигнала на посто нный, интервал времени, кратный числу периодов
TO. Этим можно добиватьс любой ориентации сигналов TC, относительно информационного сигнала. Частота по влени сигнала с выхода одного из интеграторов зависит от емкости интегратора и качества канала св зи,
Емкость интеграторов выбирают исход из получени заданной помехоустойчивости и необходимого быстродействи устройства синхронизации.
Изобретение позвол ет уменьшить
частоту импульсных сигналов высоко
Claims (1)
- Формула изобретенияУстройство для синхронизации сигналов тактовой последовательности, содержащее управляемый генератор импульсов, выход которого соединен со входом η-разрядного управляемого делителя, вход установки нуля которого подключен к выходу элемента ИЛИ, а вход управляемого генератора импульсов подключен к шине информационного входа, отличающееся тем, что, с целью повышения скорости передачи данных, в него введены п to элементов И и и-интеграторов, причем первые, входы элементов И объеди нены и соединены со входом управляемого генератора импульсов, а вторые входы соединены ς выходами разрядов П-разрядного управляемого делителя, выходы элементов И подключены ко * входам интеграторов, а выходы интеграторов подключены ко входам элемента ИЛИ, выход которого соединен со входами установки нуля интеграторов.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782697423A SU790218A1 (ru) | 1978-12-18 | 1978-12-18 | Устройство дл синхронизации сигналов тактовой последовательности |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782697423A SU790218A1 (ru) | 1978-12-18 | 1978-12-18 | Устройство дл синхронизации сигналов тактовой последовательности |
Publications (1)
Publication Number | Publication Date |
---|---|
SU790218A1 true SU790218A1 (ru) | 1980-12-23 |
Family
ID=20798874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782697423A SU790218A1 (ru) | 1978-12-18 | 1978-12-18 | Устройство дл синхронизации сигналов тактовой последовательности |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU790218A1 (ru) |
-
1978
- 1978-12-18 SU SU782697423A patent/SU790218A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4107600A (en) | Adaptive frequency to digital converter system | |
US4541105A (en) | Counting apparatus and method for frequency sampling | |
GB1053189A (ru) | ||
US4160154A (en) | High speed multiple event timer | |
SU790218A1 (ru) | Устройство дл синхронизации сигналов тактовой последовательности | |
US4493095A (en) | Counter having a plurality of cascaded flip-flops | |
US4242754A (en) | Clock recovery system for data receiver | |
CN100426679C (zh) | 对数字信号采样的方法和装置 | |
JPS5935533B2 (ja) | 非同期型数値制御計数器 | |
SU1665526A1 (ru) | Устройство дл приема дискретной информации | |
SU1755360A1 (ru) | Устройство дл цифрового фазового детектировани импульсных последовательностей на неравных частотах | |
SU1424127A1 (ru) | Устройство дл определени потери достоверности дискретной информации | |
SU869074A1 (ru) | Устройство тактовой синхронизации | |
SU1003373A1 (ru) | Устройство синхронизации | |
SU1598191A1 (ru) | Устройство дл приема биимпульсных сигналов | |
SU1078625A1 (ru) | Синхронный делитель частоты | |
SU1334161A1 (ru) | Устройство дл вычислени среднего значени | |
SU1483636A1 (ru) | Многостоповый преобразователь временных интервалов в цифровой код | |
SU1515176A1 (ru) | Устройство дл контрол температуры | |
SU1283962A1 (ru) | Синхронное счетное устройство | |
SU1677870A1 (ru) | Управл емый делитель частоты с дробным коэффициентом делени | |
SU995264A1 (ru) | Цифровой фазовый дискриминатор | |
SU1023274A1 (ru) | Устройство дл определени положени центра т жести импульсных видеосигналов | |
US3588883A (en) | Encoder/decoder system for a rapidly synchronizable binary code | |
SU951733A1 (ru) | Устройство дл передачи и приема дискретной информации |