SU1078625A1 - Синхронный делитель частоты - Google Patents

Description

ИГзобретение относитс  к импульсной технике и может быть использовано в вычислительной и цифровой измерительной технике.

Известно устройство, содержащее счетчики импульсов, выходы которых подключены к входам элементов совпадени , выходы которых соединены с Г -входами D -триггеров и счетными входами счетчиков импульсов , причем входы синхронизации D-триггеров соединены со счетньм входом первого счетчика импульсов и с шиной тактовой частоты l .

Недостатком устройства  вл етс  ограниченное быстродействие, а следовательно , и ограниченный р д синхронных частот.

Известен синхронный делитель ча|стоты , содержащий h -разр дный счетчик импульсов, в котором используетс  последовательный перенос информации наIk -входы триггеров, а его выходы  вл ютс  группой видов устройства 2 .

Недостатком устройства  вл етс  ограничение возможности применени  вследствие того, что с увеличением числа разр дов счетчика импульсов быстродействие его быстро падает, и невозможно построить синхронный делитель частоты с числом разр дов больше, чем у делител , у которого врем  задержки сигнала по цепи Перенос бншо бы равно длительности периода исходной тактовой частоты . Например, дл  исходной тактовой частоты 5 МГц (период Ти-О, 2 мк и использование в цепи Перенос микросхем, у которых врем  задержки включени tjg i 15 не, максимальное количество разр дов синхронного делител  частоты П может быть

и -2ц-в

Чтобы получить более длинный р д синхронных частот на делителе, собранного по известной схеме, необ ходимо уменьшить исходную тактовую частоту, т.е.снизить быстродействие

Таким образом, синхронный делитель частоты, собранный по известной схеме, обладает ограниченными функциональными возможност ми. Ограничено или количество разр дов синхронного делител  частоты, или его быстродействие (исходна  тактова  частота).

Цель изобретени  - растирание диапазона выходных частот при сохранении его быстродействи .

Поставленна  цель достигаетс  те что синхронный делитель частоты, содержащий один П -разр дный счетчик импульсов, выходы которого  вл ютс  первой группой выходов устройства , а вход синхронизации подключен к шине тактовой частоты, введены К счетных групп, кажда  из которых содержит п. -разр дный счетчик импульсов, N +1-4 регистров, где а - номер счетной группы, и триггер задержки сигнала Перенос причем выходы П -разр дного счетчика импульЧ сов каждой счетной группы подключены к входам первого регистра данной счетной группы, а выходы каждого регистра данной счетной группы подключены к входам последующего регистра данной счетной группы , выходы (f(+l-i)-ro из которыЗс  вл ютс  второй группой выходов устройства , выход Перенос «.-разр дного счетчика импульсов кахсдой счетной группы подключен к D -входу триггера защержки сигнала Перенос через элемент И, второй вход которого соединен с выходом предьщущей счетной группы, выход триггера задержки сигнала Перенос подключен к входу Перенос(1-разр дного счетчика импульсов последунвдей счетной группы, а входы синхронизации И-разр5Здного счетчика импульсов, ;регистров и триггера задержки сигнала Перенос всех счетных грудп подключены к шине тактовой частоты. ,

На чертеже приведена структурна  схема устройства.

Синхронный делитель частоты содержит один П -разр дный счетчик 1 импульсов, выходы которого  вл ютс  первой группой выходов устройства , N счетных групп 2-1 - 2-N, кажда  из которых содержитП -разр дный счетчик 3-1 - 3N импульсов, Ц+1- регистров 4-1 - 4-N и триггер 5-1 - 5-N задержки сигнала Перенос , причем выходы fj -разр дного счетчика импульсов: каждой, например , первой счетной группы 2-1 подключены к входам первого регистра данной счетной группы, выходы первого регистра подключены к входам второго регистра, выходыN -1 регистра 4-N-1 подключены к входам Н-го регистра 4-N, выходы которого  вл ютс  второй группой выходов устройства, выход Перенос h -разр дного счетчика импульсов подключен кD-входу триггера задержки ср1гнала Перенос через элемент И 6-1 - 6-N, второй вход которого соединен с выходом предыдущей счетной группы, выход триггера задержки сигнала Перенос подключен к входу Перенос п-разр дного счетчика импульсов , регистров 4-1-4-N триггера зaJцepжки сигнала Перенос и н-разр дного счетчика 1 импульсов под1 лючены к шине 7 тактовой частоты.

Синхронный делитель частоты работает следующим образом.

В исходном состо нии все и-раз5 р дные счетчики и регистры нахо

Claims (1)

1. СИНХРОННЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ, содержащий один и -разрядный счетчик импульсов, выходы которого являются первой группой выходов устройства, а вход синхронизации подключен к шине тактовой частоты, о тличающийся тем, что, с целью расширения диапазона выходных частот при сохранении его быстродействия, введены N счетных групп, каждая из которых содержит η-разрядный счетчик импульсов,N +1-ί регистров, где i - номер счетной группы, и триггер задержки сигнала Пе ренос*, причем выходы п -разрядного счетчика импульсов каждой счетной группы подключены к входам первого регистра данной счетной группы, а выходы каждого регистра данной счетной группы подключены к входам последующего регистра данной счетной группы, выходы (N+l-<)-го из которых являются второй группой выходов устройства, выход Перенос* П-разрядного счетчика импульсов каждой счетной группы подключен к D-входу триггера задержки сигнала ^Перенос через элемент И, второй вход которого соединен с выходом предыдущей счетной группы, выход _п триггера задержки сигнала * Перенос подключен к входу Переносп-разрядного счетчика импульсов последующей счетной группы, а входы синхронизации h-разрядного счетчика импульсов, регистров и триггера задержки сигнала Перенос всех счетных групп подключены к шине тактовой частоты.

   цифровой содержавыходы коввесчетчик где