SU743199A1 - Распределитель импульсов - Google Patents

Распределитель импульсов Download PDF

Info

Publication number
SU743199A1
SU743199A1 SU731937093A SU1937093A SU743199A1 SU 743199 A1 SU743199 A1 SU 743199A1 SU 731937093 A SU731937093 A SU 731937093A SU 1937093 A SU1937093 A SU 1937093A SU 743199 A1 SU743199 A1 SU 743199A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
pulse
inputs
input
valve
Prior art date
Application number
SU731937093A
Other languages
English (en)
Inventor
Виктор Евгеньевич Гуров
Владимир Григорьевич Ковалевский
Original Assignee
Предприятие П/Я А-7438
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7438 filed Critical Предприятие П/Я А-7438
Priority to SU731937093A priority Critical patent/SU743199A1/ru
Application granted granted Critical
Publication of SU743199A1 publication Critical patent/SU743199A1/ru

Links

Landscapes

  • Noise Elimination (AREA)

Description

Изобретение относитс  к области эпектротюй техники, предназначено дл  формировани  последов атепьности опрашивающих импульсов и может быть использован в устройствах обработки информации и в вычислительной технике. Известны распределители импульсов, содержащие П - разр дный распределитель и блок фиксации ошибок fll . Недостаток таких распределителей невысока  надежность реботы. Наиболее близким к данному техническому решению  вл етс  распределитель импульсов, содержащий h-разр дный рао пределитель, общий элемент ИЛИ-НЕ, выхоп которого соединен со входом блока фиксации ошибки, выходные вентили и пополнительные триггеры 2J . Недостатком устройства  вл етс  низка  помехоустойчивость, так как оно защищено только от Одного запрещенного состо ни  00 ...О. Цель изобретени  - повышение помехо устойчивости распределител  импульсов. Это достигаетс  тем, что выход каждого i -го разр да распределител  соединен через i -и вентиль с единым входом i-го дополнительного триггера, выход которого соединен со входом (+1 )-го вентил , выход i-го вентил  соединен с нулевым входом ( i-2)-ro дополнительного триггера, а также со входами i -го выходного вентил  и общего элемента ИЛИ-НЕ. На фиг. 1 изображена функциональнЕШ схема распределител  импульсов; на фиг. 2 - диаграмма работы распределител  импульсов при отсутствии сбо  счетчика; на фиг. 3 - диаграмма работы распределител  импульсов при Одиночном сбое счетчика. Распределитель импульсов содержит генератор 1 тактовых импульсов, два идентичных счетчика 2 и 3 с KoaiHiHUHeHTOM пересчета М , элементы 4 ИЛИ, инвертор 5, элементы 6 И-ИЛИ,, дешифратор 7, элементы 8 НЕ-И, счетный 9, h вентилей 10- 13, П стеггических триггеров 14- 17, элемент 18 ИЛИ-НЕ и п вькодных вентилей 19 - 22. Блоки и элементы
1-7 образуют Y -разр дный распределител а счетный триггер 9  вл етс  блоком фиксации ошибки.
Вход генератора 1 тактовых импульсов подключен к цепи импульса запуска, выход генератора 1 тактовых импульсов соединен с входом инвертора 5 и входами счетчиков 2 и 3. Входы счетчика 2 соединены со входами 23 элементов 6 И-ИЛИ, а входы счетчика 3 со входами 24 элементов 6 И-ИЛИ, причем входы 25 и 26 этих элементов подключены к разным плечам счетного триггера 9. Выходы элементов 6 И-ИЛИ соединены со входами дешифратора 7, Установочные входы счетчиков 2 и 3 соединены с выходами элементов 4 ИЛИ, входы 27 которых соединены с цепью импульса запуска, а входы 28 с выходами элементов 8 НЕ-И. Выходы элементов 8 НЕ-И соединены с разными плечами счетного триггера 9, причем вТорые входы этих элементов соединены между собой и выходом вентил  13 И-го разр да . Выходы дешифратора 7 соединены со входами вентилей 10 - 13, вторые входы которых соединены с выходами статичеоких триггеров 14 - 17, причем таким образом , что вход вентил  i -го разр да соединен , с выходом статического триггера -i -го разр да. Выходы вентилей Ю - 13 соединены со входами статических триг геров 14 - 17, причем каждый вентиль 1 -го разр да соединен со входом 29 установки в 1 статического триггера разр да и со входом 30 установки в О статического Триггера ( i -2)-го разр да. Кроме того, выходы вентилей Ю - 13 соединены со входами обш.его элемента 18 ИЛИ-НЕ и входами выходных вентилей 19 - 22, вторые входы которых соедине- ны между собой и выходом инвертора 5. Выход элемента 18 ИЛИ-НЕ соединен со входом счетного триггера 9. Цепь импульса запуска соединена с установочными входами триггеров 14-17.
Распределитель импульсов работает следующим образом.
Импульс запуска в через элементы 4 ИЛИ устанавливает счетчшси 2 и 3 в П-ое оэсто ние цикла пересчета, статический триггер 17 h-го разр да в 1 (см. фиг. 2 к ) и остальные статические триггеры 14 - 16 в О (см. фиг. 2 ж,з,и), которые до установки могли быть в произвольном состо нии. После окончани  импульса запуска б на выходе генератора 1 тактовых импульсов 1 по вл ютс  тактовые импульсы а. Первый же тактовый импульс а поступает на входы счетчиков 2 и 3. Ко входам дешифратора подключен один из них в зависимости от состо ни  счетного триггера 8. После записи первой 1 в счетчике на первом выходе дешифратора 7 (см. фиг. 2 в) по вл етс  высокий потенциал, который через вентиль Ю переключает в 1 триггер 14 (см.фиг.2 ж), с выхода которого подаетс  разрешающий потенциал на вентиль 11, подготавлива  прохожцение второго импульса. После окончани  тактового импульса на выходе вентил  19 по вл ет с  первый выходной импупьс (см.фиг.2 л) По второму тактовому импульсу высокий потенциал переходит с первого выхода дешифратора 7 на второй (см. фиг. 2 г). Зканчиваетс  первый выходной импульс (см.фиг.2 л), переключаетс  в 1 триггер через вентиль 11 (см. фиг.2 з), подготавлива  прохождение третьего импульса, и переключаетс в О триггер 17 li-го разр да (см.фиг.2 к), запира  вентиль 10. После окончани  второго тактового импульса по вл етс  на выходе вентил  20 второй выходной импульс (см.фиг.2 м). Далее работа распределител  происходит аналогично описанному выше, причем импульс (см.(иг. 2 д) - импульс на третьем выходе дешифратора 7, импульс (см.фиг.2 на П -ом выходе дешифратора 7, импульс (см.фиг.2 и) - на выходе статического триггера 16 третьего канала, импульс (см.фиг,2 н) - третий выходной импульс, импульс (см.фиг.2 а) - h ый выходной импульс, С по влением первого высокого потенциала на одном из выходов вентилей 1О - 13, на выходе элемента 18 ИЛИ-НЕ устанавливаетс  О (см.фиг.2 П
В случае сбо  счетчика, подключенного к дешифратору 7, распределитель работает следующим образом. Если, например , после первого выходного импульса (см.фиг.2 л) с приходом второго тактового импульса (см.фиг.2 а) не по вл етс  высокий потенциал на втором выходе дешифратора 7 (см.фиг.2 г), то на выходе элемента 18 ИЛИ-НЕ, по вл етс  высокий потенциал , так как на выходах вентилей 10 - 13 низкие поте шиалы (см.фиг. 2 в, г, д, е). При этом переключаетс  счетный триггер 9, который отключает от дешифратора 7 сбившийс  счетчик и подклчает другой. Высокий потенциал по вл е-гс  на втором выходе дешифратора 7 (см. фиг.2-е), на выходе але 1ента 18 ИЛИ-НЕ - низкий потенциал. Дальше рас574 пределитель импульсов работает как в случае отсутстви  сбо . Последний tl-й импульс дешифратора инвертируетс  на соответствующем элементе 8 НЕ-И и устанавливает сбившийс  счетчик в правильное состо ние через соответствующий элемент 4 ИЛИ, формула изобретени  Распределитель импульсов, содержащий м -разр дный распределитель, вход которого соединен с пр мым выходом генерагго ра импульсов, общий элемент ИЛИ-НЕ, выход которого соединен со входом блока фиксации ошибки, выходные вентили, входы которых соединены со стробирующим выходом генератора импульсов, .дополнительные 996 триггеры, вентили, отличающий- с   тем, что, с целью повышени  помехоустойчивости , выход каждого i -го разр да распределител  соединен через i-ый вентиль с единичным входом т -го дополнительного триггера, выход которюго соединен со входом ( 1 +1)-го вентил , -i -го вентил  соединен с нулевым входом ( 1 -2)-го дополнительного триггера , а. также со входами i -го выходного вентил  и общего элемента ИЛИ-НЕ. Источники информации, прин тые во внимание при экспертизе 1,Авторское свидетельство СССР № 227381, кл. Н ОЗ К 13/24, 1967. 2.Букреев И. Н. и др. Микроэлектронные схемы цифровых устройств, М., Сов, радио, 1973, с, 225.
n n п n П R JLJLJLJ
6
J-L
..
Л
n
9 h

Claims (1)

  1. Формула изобретения
    Распределитель импульсов, содержащий и -разрядный распределитель, вход которого соединен с прямым выходом генератора импульсов, общий элемент ИЛИ-HE, вы-(5 ход которого соединен со входом блока фиксации ошибки, выходные вентили, входы которых соединены со стробирующим выходом генератора импульсов,. дополнительные
    743199 6 триггеры, вентили, отличающийс я тем, что, с целью повышения помехоустойчивости, ' выход каждого ί -го разряда распределителя соединен через ΐ-ый 5 вентиль с единичным входом -f -го дополнительного триггера, выход которого соединен со входом ( л +1)-го вентиля, вььход -i -го вентиля соединен с нулевым входом ( i -2)—го дополнительного триг10 гера, а. также со входами ί -го выходного вентиля и общего элемента ИЛИ-НЕ.
SU731937093A 1973-07-02 1973-07-02 Распределитель импульсов SU743199A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU731937093A SU743199A1 (ru) 1973-07-02 1973-07-02 Распределитель импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU731937093A SU743199A1 (ru) 1973-07-02 1973-07-02 Распределитель импульсов

Publications (1)

Publication Number Publication Date
SU743199A1 true SU743199A1 (ru) 1980-06-25

Family

ID=20557991

Family Applications (1)

Application Number Title Priority Date Filing Date
SU731937093A SU743199A1 (ru) 1973-07-02 1973-07-02 Распределитель импульсов

Country Status (1)

Country Link
SU (1) SU743199A1 (ru)

Similar Documents

Publication Publication Date Title
GB1459819A (en) Data handling system
US3873815A (en) Frequency division by an odd integer factor
US3992635A (en) N scale counter
SU743199A1 (ru) Распределитель импульсов
US4493095A (en) Counter having a plurality of cascaded flip-flops
US3328702A (en) Pulse train modification circuits
US4020362A (en) Counter using an inverter and shift registers
JPS61140215A (ja) パルス発生回路
SU436341A1 (ru) Устройство для синхронизации двух команд
SU913359A1 (ru) Устройство для сопряжения 1
SU588527A1 (ru) Часы на многоустойчивых элементах с цифровой индикацией
SU738177A1 (ru) Счетчик на кольцевом регистре
SU1416940A1 (ru) Линейный интерпол тор
SU1078625A1 (ru) Синхронный делитель частоты
SU656218A1 (ru) Счетчик с коррекцией ошибок
SU1315972A1 (ru) Устройство дл делени
SU1003359A1 (ru) Однотактный кольцевой счетчик единичного кода
SU395989A1 (ru) Накапливающий двоичный счетчик
SU1432516A1 (ru) Устройство дл делени частот двух последовательностей импульсов
SU957436A1 (ru) Счетное устройство
SU1539973A1 (ru) Формирователь импульсных последовательностей
JPH0422220A (ja) タイマー回路
SU1464290A1 (ru) Преобразователь частота-код
SU1290304A1 (ru) Устройство дл умножени
SU1367153A1 (ru) Делитель частоты с дробным коэффициентом делени