SU957436A1 - Счетное устройство - Google Patents

Счетное устройство Download PDF

Info

Publication number
SU957436A1
SU957436A1 SU803258522A SU3258522A SU957436A1 SU 957436 A1 SU957436 A1 SU 957436A1 SU 803258522 A SU803258522 A SU 803258522A SU 3258522 A SU3258522 A SU 3258522A SU 957436 A1 SU957436 A1 SU 957436A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
trigger
output
triggers
unit
Prior art date
Application number
SU803258522A
Other languages
English (en)
Inventor
Семен Иванович Сухишвили
Всеволод Ираклиевич Геладзе
Элеонора Владимировна Кавжарадзе
Валентина Ивановна Шергелашвили
Original Assignee
Всесоюзный Научно-Исследовательский Институт Автоматизации Средств Метрологии
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Всесоюзный Научно-Исследовательский Институт Автоматизации Средств Метрологии filed Critical Всесоюзный Научно-Исследовательский Институт Автоматизации Средств Метрологии
Priority to SU803258522A priority Critical patent/SU957436A1/ru
Application granted granted Critical
Publication of SU957436A1 publication Critical patent/SU957436A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

держащее в каждом разр де регистрирующий триггер, подготовительный вход которого подключен к выходу первого элемента ИЛИ, а выход, соединен с входами первого элемента ИЛИ, первого, второго и третьего элементов И, другой вход первого элемента И св зан с нулевым выходом фиксирующего триггера, а выход с вторым входом первого элемента ИЛИ последующего разр да, вход установки фиксирующего триггера подсоединен к выходу третьего элемента Иу и дополнительный регистрирующийГ триггер, выход которого соединен с его -подготовительным входом и вторым входом первого элемента ИЛИ первого разр да, вход установки подключен к шине тактовых импульсов, а счетные вхо,цы всех регистрирующих триггеров подсоединены к входной шине , введены первый и второй управл ющие триггеры, четвертый элемент И входы которого подключены к выходам управл ющих триггеров, п тый элемент И, выход которого соединен с входом второго управл ющего триггера, один вход соединен с выходом первого управл ющего триггера, а другой вход св зан с входной шиной, последовательно соединенные второй элемент ИЛИ, входы которого подключены к единичным выходам фиксирующих триггеров каждого разр да, элемент НЕ и шестой элемент И, выход которого подключен к вторым входам третьих элементов И каждого разр да, а второй вход св зан с шиной тактовых импульсов и с входами установки управл ющи триггеров, а также седьмой элемент И, выход которого подключен к входам- установки регистрирующих триггеров каждого разр да, один вход св зан с шиной тактовых импульсов, а другой вход соединен с выходами второго элемента ИЛИ и счетным входом первого управл ющего триггера, при этом выходы вторых элементов И каждого разр да подключены к счетному входу фиксирующего триггера, второй вход второго элемента И первого разр да подключен к выходу дополнительного регистрирующего триггера, а второй вход второго элемента И каждого последующего разр да подключен к выходу регистрирующего триггера предыдущего разр да.
На чертеже показана схема счетного устройства.
Устройство содержит дополнительный ре151Стрирующий триггер 1 , регистрирующие триггеры 1 - 1-j в каждом разр де, первый элемент ИЛИ 2, первы элемент И 3, второй элемент И 4, третий элемент И 5, фиксирующие триггеры 6 - второй элемент ИЛИ 7, седьмой элемент И 8, шестой элемент И 9, шину 10 тактовых импульсов.
первый и второй управл ющие триггеры 11 и 11, элемент НЕ 12, четвертый элемент И 13, п тый элемент И 14 входную шину 15. .
Единичный выход регистрирующих триггеров 1-,- Ij, начина  с первого разр да, подключен к первому входу первого элемента ИЛИ 2, к первым входам первого 3, второго 4 и третьего 5 элементов И и ко второму входу второго элементаИ 4 следующего разр да , выход вторых элементов И 4 соединен со счетным входом соответствующих фиксирующих триггеров , единичный выход которых подключен к единичным входам.соответствующих регистрирующих триггеров -,-, и к входу второго элемента ИЛИ 7, нулевой выход фиксирующих триггеров б - бз соединен со вторым входом первого элемента И 3, выход которого соединен со вторым входом первого элемента ИЛИ 2, начина  со 2-го разр да, в последнем разр де эта св зь прерываетс , второй вход элемента ИЛИ 2 первого разр да подключен к подготовительному входу и выходу дополнительного регистрирующего триггера 1 и к второму входу элемента И 4 первого разр да, выход элемента ИЛИ 2 подключен к подготовительному входу соответствующих регистрирующих триггеров 1 1 - 13, нулева  шина которых подсоединена к выходу седьмого элемента И 8, первый вход элемента И 8 соединен с единичным входом дополнительного регистрирующего триггера 1р, с первым входом шестого элемента И9, шиной 10 тактовых импульсов и с установкой нул  триггеров 11 и 11, а второй вход элемента И 8 - к выходу второго элемента ИЛИ 7 и к входу элемента НЕ 12, выход которого подключе к второму входу шестого элемента И 9 выход элемента И 9 соединен со вторыми входами третьего элемента И 5, выход элемента И 5 соединен с единичным входом фиксирующих т&иггеров 6 63, второй вход седьмого элемента И 8 подключен к счетному входу первого управл ющего триггера 11-), с нулевого выхода которого получаем сигнал Меньше, а единичный выход триггера 11-1 подсоединен к первым входам четвертого 13 и п того 14 элементов .И, второй вход п того элемента И 14 подключен к входной шине 15 и к счетным входам регистрирующих триггеров IQ - Ij/ а выход к единичному входу второго управл ющего триггера llii, где с единичного выхода снимаетс  сигнал Больше, а нулевой выход соединен с вторым входом четвертого элемента И 13, с выхода которого поступает сигнал Равно.
В начальном состо нии все триггеры наход тс  в состо нии О, кроме регистрирующего триггера IQ, который находитс  в состо нии 1. Регистрирующие триггеры Ig - 1 вместе с первыми элементгиии ИЛИ 2 работают в режиме регистра сдвига единицы, в котором единица движетс  от триггера IQ направо в триггеры 1, lij и т.д. Единица перемещаетс  на столько разр дов, сколько импульсов оказываетс  в первой серии входного сигнала X (1}. После подачи входного сигнала подаетс  тактовый импульс на тактовый вход схемы, кото рый устанавливает регистрирующий триггер IQ в положение 1 и, пройд  через элемент 8 (в начальном состо нии все фиксирующие триггеры 6 63 наход тс  в состо нии О и на выходе элемента НЕ 12 установлен высокий потенциал, что дает разрешение на элемент И 8), поступает на вход элементов И 5, вторые входы которых сое динены с единичными выходами соответ ствующих триггеров 1 - 1з/ импульс проходит на установку единицы того фиксирующего триггера, соответствующий триггер которого находитс  в - состо нии 1, и записывает в нем единицу. Единичный выход фиксирующего триггера подтверждает единичное состо ние соответствующего регистрирующего триггера через вход Установка единицы . Этот же тактовый импульс подаетс  на вход установ ки нул  триггеров 11/i и 11 г но их состо ние не измен етс , так как они наход тс  в нулевомсосто нии. Сигнал на выходе находитс  на шине Мен ше. При поступлении следующего вход ного сигнала возможны следующие три случа . 1.Количество импульсов в очередной серии Х(2) меньше количества импульсов в первой (предыдущей) серии X(1J, т.е. х(2) х(1) ,x(i) x(i-1) 2.Количества импульсов во второй серии Х(2) равноколичеству импульсов в первой серии ), т.е. Х(2) х(1Ь 3.Количество импульсов во второй серии (2) больше количества импульсов в первой серии Х(1), т.е. х(2) 7Х(1), xCi) x(i-1) Устройство работает следующим образом . В первом случае (Х(2)Х(1) втора  сери  импульсов начинает продвижение с регистрирующего триггера 1 и в конце серии единица устанавливаетс  в разр де левее того разр да, в котором записана единица в предыдущем такте тактовым импульсом. Эта единица фиксируетс  соответствующим фиксирующим триггером и во врем  поступлени  очередного входного сигнала не продвигаетс , несмотр  на то, что высокий потенциал с единичного выхода данного регистрирующего триггера подготавливает собственный счетный вход. Счетный вход следующего триггера не подготавливаетс  по той причине, что.на инверсном выходе соответствующего Триггера сигНсша нет и первый элемент И 3 этого же разр да закрыт. ПодаваегЫй тактовый импульс устанавливает триггер IQ в положение единицы и, пройд  через элемент И 8, все регистрирующие триггера, кроме триггера, фиксирующий триггер которого находитс  в положении единицы, устанавливает в положение нуль. Не измен етс  состо ние фиксирующих триггеров, так как в одном из разр дов находитс  единица, на выходе элемента ИЛИ 7 имеетс  сигнал, а на выходе элемента НЕ 12 отсутствует, что в свою очередь запирает элемент И 9. Не измен етс  также состо ние триггеров 11, и 11. Сигнал будет на инверсном выходе триггера 11-,, так что состо ние схемы после заканчивани  второго такта, в случае, если Х(2) Х(1), совпадает с состо нием до начала второго такта. В случае, когда количество импульсов в последующей серии равно количеству импульсов в предыдущей серии, т.е. Х(1) Х(2), до поступлени  прследнего импульса на вход схемы, схема работает также, как-и в прелыг -дущем случае, при Х(1) Х(2). Перед поступлением последнего им пульса единица текущего отсчета оказываетс  в предыдущем регистрирующем триггере, где находитс  единица предыдущего отсчета. При этом единичное плечо предыдущего разр да подготавливает свой счетный вход, а также через элемент И 4 подает высокий потенциал на счетный вход фиксирующего триггера последующего разр да, так как второй вход элемента И 4 подго- товлен высоким потенциалом с единичного выхода своего же регистрирующего триггера. При поступлении последнего импульса из серии последовательных импульсов предыдущий регистрирующий триггер перебрасываетс  в положение нуль, падает высокий потенциал на его. единичном выходе, закрываетс  упом нутый элемент И 4, перебрасывает триггер фиксации в положение нуль, в этот момент все триггеры фиксации оказываютс  в положении нуль падает высокий потенциал на выходе . элемента ИЛИ 7. Задний фронт импульса перебрасывает со счетного входа триггер 11 в положение единицы, открываетс  элемент И 13 и по вл етс  сигнал на шине Равно, по вл етс  сигнал на выходе элемента НЕ 12 и получает разрешение элемент И 5.
Во врем  поступлени  тактового импульса , в конце серии импульсов этот тактовый импульс проходит через элемент Н 9, фиксирует единицу в том же триггере фиксации, в котором была она до начала такта, и устанавливает триггер 11,, в положение .нуль, регистрирующий триггер IQ в положение единица и подготавливает схему к работе дл  следующего такта. В этом случае после подачи тактового импульса схема возвращаетс  к тому же состо нию, в котором он была в предыдущем такте, т.е. до подачи тактов последней серии, только лишь с той разницей, что на выходной шине Равно по вл етс  импульс длительностью , равной времени между по .ступлением последнего импульса из серии тактового импульса.
В третьем случае, т.е. когда Х(1) Х(2), во врем  поступлени  импульсов последней серии выполн ютс  услови  сначала первого случа , а потом второго, после чего только в одном регистрирующем разр де записываетс  единица и именно в том, в котором она была зафиксирована до подачи последней серии импульсов. .
Первый триггер управлени  находитс  в положении единица и высокий потенциал с единичного разр да данного триггера дает разрешение элементу И 14, к этому времени все фиксирующие триггеры наход тс  в положении нуль. На выходе элемента ИЛИ 7 сигнала нет по вл етс  сигнал на выходе: э лемента НЕ 12, что дает разрешение элементу И 9. .
Очередной импульс проходит через элемент И 14, устанавливает, триггер HT. тоже в положение единица. Сигнал исчезает на выходе Равно и по вл  етс  На выходе Больше, тот же импульс передвигает единицу в следующий регистрирующий триггер. После этого каждый поступающий импульс только передвигает единицу в следующий триггер, т.е. совокупность регистрирующих триггеров и элементов ИЛИ 2 работают как регистр сдвига еди ницы.
После окончани  подачи серии импульсов подаетс  тактовый импульс, который устанавливает триггер управ лени  в положение Нуль, пройд  через элемент И 9, на вход элементов И« 5, фиксирует идиницу в том фиксирующем триггере, в соответствующем регистрирующем триггере которого имеетс  единица во врем  подачи последнего импульса из серии импульсов отсчета, этим схема подготовлена к работе в следующем такте. В это случ;ае сигнал на шине Больше будет существовать после нарушени  услови  равенства количества импульсов, записанных в предыдущем и в текущем такTax , до подачи последнего тактового , иг пульса.
Разр дность выбираетс  из услови  максимального размаха обрабатываемого процесса.

Claims (2)

1.Румпф К,, Пульверс М. Справочник по транзисторным схемам. М., Мир, 1965, с.215, рис.7.18.
2.Авторское свидетельство СССР № 660268, кл. Н 03 К 23/02, 1977.
SU803258522A 1980-12-30 1980-12-30 Счетное устройство SU957436A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU803258522A SU957436A1 (ru) 1980-12-30 1980-12-30 Счетное устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU803258522A SU957436A1 (ru) 1980-12-30 1980-12-30 Счетное устройство

Publications (1)

Publication Number Publication Date
SU957436A1 true SU957436A1 (ru) 1982-09-07

Family

ID=20946953

Family Applications (1)

Application Number Title Priority Date Filing Date
SU803258522A SU957436A1 (ru) 1980-12-30 1980-12-30 Счетное устройство

Country Status (1)

Country Link
SU (1) SU957436A1 (ru)

Similar Documents

Publication Publication Date Title
SU957436A1 (ru) Счетное устройство
SU792574A1 (ru) Синхронизирующее устройство
SU930626A1 (ru) Устройство дл задержки импульсов
SU756642A1 (en) Scaling device
SU738177A1 (ru) Счетчик на кольцевом регистре
SU746503A1 (ru) Устройство дл определени максимального числа
SU786009A2 (ru) Управл емый делитель частоты
SU489101A1 (ru) Устройство обмена информацией синхронных каналов
SU1651374A1 (ru) Синхронный делитель частоты
SU744622A1 (ru) Устройство дл определени отклонени частоты импульсной последовательности от заданной
RU1820382C (ru) Устройство дл подключени абонентов к общей магистрали
SU693372A1 (ru) Устройство дл делени
SU911718A2 (ru) Селектор импульсов по длительности
SU660290A1 (ru) Устройство дл синхронихации импульсных последовательснотей
SU746901A1 (ru) Селектор импульсов
RU2098861C1 (ru) Способ съема кода состояния счетчика на регистр индикации
SU497736A1 (ru) Устройство реверса в корректоре межсимвольных искажений
SU1432451A2 (ru) Устройство дл коррекции шкалы времени
SU921094A1 (ru) Дес тичный счетчик
SU798773A2 (ru) Устройство дл формировани временныхиНТЕРВАлОВ
SU734645A1 (ru) Устройство синхронизации
SU813818A2 (ru) Устройство дл выделени сериииМпульСОВ
SU919072A1 (ru) Устройство дл выделени импульсов из последовательности
SU553737A1 (ru) Устройство синхронизации
SU746182A1 (ru) Отсчетно-измерительное устройство