SU786009A2 - Управл емый делитель частоты - Google Patents

Description

Изобретение относится к импульсной и вычислительной технике, оно может быть использовано в различных масшта— ' бирующих преобразованиях измерительной информации и является дополнительным к основному изобретению по авт. св. № 524320.

Предлагаемый делитель частоты по основному авторскому свидетельству содержит счетчик импульсов, устройство записи обратного кода, элементы И и НЕ, элемент задержки, вход которого соединен со входом элемента НЕ и выходом счетчика импульсов, и триггер, первый вход которого соединен с выходом элемента задержки, а второй - с выходом элемента НЕ и одним из входов элемента И, второй вход которого соединен с выходом триггера И

Недостатком описанного делителя частоты является ограниченность его функциональных возможностей, возникающая из-за невозможности осуществлять умножение параллельного цифрового кода.

Цель изобретения - расширение функциональных возможностей. С этой целью в управляемый делитель частоты, содержащий счетчик импульсов, установочный вход которого соединен с выходом уст— [ ⁵ ройства записи обратного кода, триггер, выход которого подключен к одному из входов элемента И, элемент задержки и элемент НЕ, входы которых подключе— ны к выходу счетчика импульсов, выход элемента задержки подключен к первому входу триггера, а выход элемента НЕ ко второму входу триггера и ко второму входу элемента И, выход которого сое— динен с управляющим входом устройства записи обратного кода, введены счетчик результата, блок сравнения, дополнительные счетчик импульсов и элемент И и генератор импульсов, выход которого 20 через дополнительный элемент И, второй вход которого соединен с выходом блока сравнения, соединен со входами счетчи— каимпульсов исчетчика результата,причем вход дополнительного счетчика импульсов соединен с выходом счетчика импульсов, а его выходы - с первой группой входов блока сравнения, вторая группа входов которого подключена к кодовым шинам устройства.

На фиг. 1 изображена структурная электрическая схема устройства. В основу работы устройства положен принцип взаимообратимости и симметричности относительно биссектрисы первого и третьего координатных углов, линейных функций деления и умножения. На фиг. 2 приведен график работы целителя частоты, у которого из N входных импульсов на выход проходит >

где коэффициент К-любое целое 'число; и график работы умножителя на К * г К’ ^βχ, · ^этих графиков видено, что для того чтобы получить функцию умножения аргумента О (входной параллельный код) на К, т. е. отрезок N В , на вход управляемого делителя частоты (с коэффициентом деления К) .

необходимо подать такое число импульсов (отрезок О Nj), функция деления которого (отрезок ) была бы равна первоначальному аргументу ,

т. е. —.При этом равенстве* J2^.s;ON₄ , 0/^и является функцией умножения аргумента О АЦ(входной параллельный код) на К, так как

ВЬЦ, Т. е. ON^K-ON, .

Управляемый делитель частоты, изоб раженный на фиг. 1, содержит генератор 1 импульсов, дополнительный элемент И 2, дополнительный счетчик 3 импульсов, блок 4 сравнения, счетчик результата. Кроме того, делитель содержит кодовые шины 6, управляемый делитель частоты 7 по основному изобретению, включающий счетчик 8 импульсов, устройство 9 записи обратного кода, триггер 10, элемент И 11, элемент НЕ 12 и элемент задержки 13.

Шины 6 соединены с первыми входами блока 4 сравнения, выход которого соединен со вторым входом дополнительного элемента И 2, первый вход которого соединен с генератором 1 импульсов, а выход - со входами счетчика 5 результата и управляемого делителя 7 частоты, выход которого соединен с дополнительным счетчиком 3 импульсов, выходы двоичных разрядов которого соединены с первыми входами блока 4 сравнения.

В исходном положении дополнительный счетчик 3 в состоянии О, на шины 6 также подан нулевой параллельный код. Блок 4 сравнения фиксирует равенство сравниваемых кодов й выдает при этом на свой выход О, который закрывает' дополнительный элемент И 2 по второму входу.

₅ В некоторый момент времени на шины поступает параллельный цифровой код , который необходимо умножить на К (коэффициент К заранее устанавливается в управляемом делителе 7 частоты).

Блок 4 сравнения фиксирует неравенство кодов в дополнительном счетчике 3 ( в нем по прежнему нулевой код) и входного параллельного цифрового кода , и выдает на свой выход 1. Это при15 водит к открытию дополнительного элемента И 2, через который начинают проходить импульсы от генератора 1 импульсов.

Эти импульсы подсчитываются счетчи” 20 ком 5 результата и попадают на вход управляемого делителя 7 частоты. Управляемый делитель 7 частоты (согласно описанию изобретения по авт. св. № 524320) работает следующим обра— 25 зом.

По шине 14 в устройство 9 записи обратного кода в определенный момент времени поступает обратный код коэффициента деления делителя. Этот код хра— 30 нится в устройстве 9 до тех пор, пока ' по шине. 14 не п.оступит новый код.

По сигналу, сформированному элементом И 11, устройство 9 записывает хранящийся в нем код в счетчик импуль35 ^совСчетчик 8 импульсов формирует и выдает на выход устройства импульс переполнения, когда в него поступает количество импульсов, равное коэффициенту 40 деления, записанному в нем в обратном : коде.

Сначала триггер 10 находится в состоянии О, при этом на первом входе ₄₅ элемента И 11 удерживается запрещающий потенциал. При появлении импульса на выходе счетчика 8 элемент НЕ 12 формирует запрещающий сигнал на второй вход элемента И 11, длительность кото-, рого равна длительности импульса. Этим же сигналом триггер 10 устанавливается в 1, формируя сигнал разрешения на первый вход элемента И 11. По окончаннии импульса на выходе счетчика 8 на второй вход элемента И 11 поступает ⁵⁵ разрешающий потенциал, в результате чего на его выходе появляется сигнал разрешения записи из устройства 9 в счетчик 8 импульсов.

736009

Таким образом, в счетчик 8 после окончания выходного импульса снова за—писывается обратный код коэффициента деления делителя, что дает возможность провести очередной цикл деления после— 5 довательности входных импульсов.

Элемент задержки 13, задерживающий выходной импульс счетчика 8, следующий на один из входов триггера 10, обеспечивает необходимую- длительность форми— ю руемого элементом И 11 сигнала разрешения записи кода из устройства 9 в счетчик 8 импульсов.

Таким образом, импульсы от генератора 1 импульсов подсчитываются в счетчике 5 результата и, пройдя через управляемый делитель 7 частоты, с коэффициентом целения К, запишутся в дополнительном счетчике 3. При некотором конкретном входной последовательности jg импульсов в дополнительном счетчике 3, после прохождения через управляемый целитель 7 частоты, запишется Nj= ;импульсов, которые будут равны входному параллельному коду Ν_ή , г. е.

. В свою очередь, Ν^₌ К* Νή .

При этом равенстве блок 4 сравнения выдаст на свой выход 'О', который закроет дополнительный элемент И 2 и прохождение импульсов от генератора 1 30 импульсов прекратится. В счетчике 5 результата будет зафиксирован кодЧ^КМеняя К, возможно получить требуемое значение входной последовательности импульсов, которое в К раз больше, чем 35

ГЦ , т. е. возможно умножение параллельного цифрового кода на любое число. Предложенное устройство позволит расширить функциональные возможности известного устройства и производить не только деление последовательного числа— импульсного кода, но и умножить парашлельный код. Умножение параллельного . кода с выходов АЦП часто встречается в схемах устройств обработки информации, цифровых измерительных приборах и т. д.

Claims (1)

1. Изобретение относитс  к импульсной и вычислительной техлике. оно может быть использовано в различных масшта- .бирующих преобразовани х измерительной информации и  вл етс  дополнительным к основному изобретению по авт. св № 524320. Предлагаемый целитель частоты по основному авторскому свилегельству содержит счетчик импульсов, устройство записи обратного кода, элементы И и НЕ элемент задержки, вход которого соединен со входом элемента НЕ и выходом счетчика импульсов, и триггер, первый ВХ.ОП которого соединен с выходом элемента задержки, а второй - с выходом элемента НЕ и одним из входов элемента И, второй вход которого соединен с выходом триггера У-1Недостатком описанного делител  час тоты  вл етс  ограниченность его функциональных возможностей, возникающа  из-ва невозможности осуществл ть умно жение параллельного цифрового кода. Цель изобретени  - расширение функ -циональных возможностей. С этой целью в управл емый целитель частоты, содер жащнй счетчик импульсов, установочный вход которого соединен с выходом уст- ройства записи обратного кода, триггер, выход которюго подключен к одному из входов элемента И, элемент задержки н элемент НЕ, входы которых подключе« ны к выходу счетчика импульсов, выход элемента задержки подключен к первому входу триггера, а выход элемента НЕ - ко второму входу триггера н ко втор(Ж-1у входу элемента И, выход которого соединен с .управл ющим входом устройства записи обратного кода, введены счетчик результата, блок сравнени , дополнительные счетчик импульсов и элемент И и генератор импульсов, выход которого через дополнительный элемент И, второй вход которого соединен с выходом блока сравнени , соединен со входами счетчи- каимпульсов исчетчика результата,причем вход дополнительного счетчика импульсов 7 соединен с выходом счетчика импульсов а его выходы - с первой группой входов блока сравнени , втора  группа входов которого подключена к кодовым шинам устройства. На фиг. 1 изображена структурна  электрическа  схема устройства. В основу работы устройства положен принцип взаимообратимости и симметричности от носительно биссектрисы первого и треть го координатных углов, линейных функций делени  и умножени . На фиг. 2 приведен график работы делител  частоты , у которого из Ng,, входны( импульсов на выход проходит /Vn, ..- s . , где коэффициент К-любое целое число; и график работы умножител  на KNj, К- . Из этих графиков видно , что дл  того чтобы получить функцию умножени  аргумента ON (входной параллельный код) на К, т. е. отрезок , на вход управл емогоделител  частоты (с коэффициентом делени  К) . необходимо подать такое число импульсов N- (отрезок ON,,), функци  делени  которого (отрезок ,) ) была бы равна первоначальному аргументу ON , , т. е. 2 2ic:N.,npH этом равенстве JSIis-siON, . О/1,и  вл етс  функs:ON , О/1и цией умножени  аргумента О N(входной параллельный код) на К, так как О NI ., вм, т. е. ON,.ON . Управл емый делитель частоты, изображенный на фиг, 1, содержит генератор 1 импульсов, дополнительный элемент И 2, дополнительный счетчик 3 импульсов, блок 4 сравнени , счетчик 5 результата. Кроме того, делитель содержит кодовые шины 6, управл емый делитель частоты 7 по основному изобретению , включающий счетчик 8 импульсов , устройство 9 записи обратного кода триггер 10, элемент И 11, элемент НЕ 12 и элемент задержки 13. Шины 6 соединены с первыми входами блока 4 сравнени , выход которого соединен со вторым входом дополнительного элемента И 2, первый вход которого соединен с генератором 1 импульсов а выход - со входами счетчика 5 резуль тата и управл емого делител  7 частоты выход которого соединен с дополнительным счетчиком 3 импульсов, выходы двоичных разр дов которого соединены с первыми входами блока 4 сравнени . В исходном положении догюлнительны счетчик 3 в состо нии О, на шины 6 также подан нулевой параллельный код. Блок 4 сравнени  фиксирует равенство 4 равниваемых кодов и выдает при этом а свой выход О, который закрывает ополнительный элемент И 2 по второму ходу. В некоторый момент времени на шины поступает параллельный цифровой код Н , который необходимо умножить на К коэффициент К .заранее устанавливаетс  управл емом делителе 7 частоты). шок 4 сравнени  фиксирует неравенство одов в дополнительном счетчике 3 ( в нем по прежнему нулевой код) и входного параллельного цифрового кода N , и выдает на свой выход 1. Это приводит к открытию дополнительного элемента И 2, через который начинают проходить импульсы от генератора 1 импульсов . Эти импульсы шасчитываютс  счетчи ком 5 результата и попадают на вход управл емого делител  7 частоты. Управл емый делитель 7 частоты (согласно описанию изобретени  по авт. св. № 524320) работает следующим образом . По шине 14 в устройство 9 записи обратного кода в определенный момент времени поступает обратный код коэффициента делени  делител . Этот код хранитс  в устройстве 9 до тех пор, пока по шине. 14 не прступит новый код. По сигналу, сформированному элементом И 11, устройство 9 записывает хран щийс  в нем код в счетчик импульсов . Счетчик 8 импульсов формирует и выдает на выход устройства импульс переполнени , когда в него поступает количество импульсов, равное коэффициенту делени , записанному в нем в обратном ; коде. Сначала триггер 10 находитс  в состо нии О, при этом на первом входе атемента И 11 удерживаетс  запрещающий потенциал. При по влении импульса на выходе счетчика 8 элемент НЕ 12 формирует запрещающий сигнал на второй вход элемента И 11, длительность кото-, рого равна длительности импульса. Этим же сигналом триггер 10 устанавливаетс  в 1, формиру  сигнал разрешени  на первый вход элемента И 11. По окончаннии импульса на выходе счетчика 8 на второй вход элемента И 11 поступает разрешающий потенциал, в результате чего на его выходе по вл етс  сигнал разрешени  записи из устройства 9 в счетчик 8 импульсов. Таким образом, в счетчик 8 псх;ле окончани  выходного импульса снова записываетс  обратный код коэффициента делени  целигел , что дает возможность провести очередной цикл делени  последовательности входных импульсов. Элемент задержки 13, задерживающий выходной импульс счетчика 8, следующий на один из входов триггера 1О, обеспечивает необходимую- длительность формируемого элементом И 11 сигнала разрешени  записи кода из устройства 9 в счетчик 8 импульсов. Таким образом, импульсы от генератора 1 импульсов подсчитываютс  в счет чике 5 результата и, пройд  через управ л емый делитель 7 частоты, с коэффициентом целени  К, запишутс  в дополнительном счетчике 3. При некотором конк ретном f входной последовательности импульсов в .дополнительном счетчике 3, после прохождени  через управл емый делитель 7 частоты, запишетс  Ni -5-S ;импульсов, которые будут равны входному параллельному коду N , т. е. Nja Т - N . В свою очередь, К- j . При этом равенстве блок 4 сравнени  выдаст на свой выход О, который закроет дополнительный элемент И 2 и прохождение импульсов от генератора 1 импульсов прекратитс . В счетчике 5 результата будет зафиксирован код l,;:,-fi( Мен   К, возможно получить требуемое значение N входной последовательности импульсов, которое в К раз больше, чем fi , т. а. возможно умножение параллельного цифрового кода на любое число. Предложенное устройство позволит расширить функциональные возможности известного устройства и производить не только деление последовательного числа- импульсного кода, но и умножить парал. лельный код. Умножение параллельного . кода с выходов часто встречаетс  в схемах устройств обработки информации, цифровых измерительных приборах и т. д. Формула изобретени  Управл емый делитель частоты по авт. св. № 524320, отличающийс  тем, что, с целью расширени  функциональных возможностей устройства , в него введены счетчик резуль- тата, блок сравнени , дополнительный счетчик импульсов и элемент И и генератор импульсов, выход которого через дополнительный элемент И, второй вход которого соединен с выходом блока сравнени , соединен со входами счетчика импульсов и счетчика результата, причем вход дополнительного счетчика импульсов соединен с выходом счетчика импульсов, а его выходы - с первой группой входов блока сравнени , ртора  группа входов которого подключена к кодовым шинам. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 52432О, кл. Н ОЗ К 23/ОО, 1976.