Прототипом изобретени вл етс устройство дл умножени частот 3 содерьжашее триггеры, элементы И , генератор управл емой частоты подключенный выходом к выходу устройства и входу делител частоты, соеднненноп выходом с первым входом первого элемента И, вторс й вход которого подключен к первому входу второго элемента И и первому выходу ггервого триггера, coeдинe шoгo вторым выходом с первыми входами Третьего и четвертого элементов И, причем второй вход третьего элемента И соединен с первым вйходом второго тршгера, подключенного Tiepвым входом к выходу первого элемента И, а первый вход третьего триггера соединен с входом устройства. Такой умножнтепЬг обеспечива расшире ние частотного диапазона и повышение быст родействи , отличаетс сложностью технической реализации и недостаточной точносты умноЯсени частоты. Последнее вызвано тем что преобр о ание входной частоты умножител в цифровой код в любом случае сопр вождаетс погрешностью, пропорциональной величине дискретностр заполн ющего гг -разр дные вычитающие счетчики сигнала. Вслед ствие этого выходна частота умножител не вл етс линейной функцией входной частоты . Целью изобретени вл етс упрощение ::устройства и повышение точности умножеви . Это достигаетс тем, что в устройство введены элементы задержки и интегратор, соединенный входами с выходами второго и третьего элементов И, а выход интегратора соединен с входом генератора управл емой частоты, причем второй вход второго элемента И подключен ко второму выходу второго триггера, соединенного вторым входом с выходом четвертого элемента И, второй вход которого подключен к выходу трет его триггера, срединенного вторым входом С выходом устройства, и к входу первого элемента задержки, выход которого соединен с первым входом первого триггера, под ключенного вторым входом через второй эле мент задержки к выходу делител частоты. На фиг. 1 представлена блок-схема пред лагаемого устройства, на фиг..2 -направленный граф работы еГо элементов. Устройство дл умножени частот содержит две параллельные цепочки элементов, лерва из которых включает последовательн соединенные триггер 1, элемент задержки 2| левое плечо триггера 3, элемент И 4, левое лечо триггера 5, элемент И 6. Втора цепочка состоит из последовательно вкл ченных делител частоты 7, элемента задержки 8, правого плеча триггера 3, элемента И 9, правого плеча триггера 5, элемента И 10. В каждой из цепочек входы элементов задержки 2 и 8 соединены с дру гими входами элементов И 4 и 9, соответственно выходы триггера 3 св заны с другимн входами элементов И 6 и 10. Выходы элементов И 6 и 10 подключены к пр мому и инверсному входам интегратора 11, выход которого св зан с генератором 12 упр)авл емой частоты. Выход генератора 12 соединен с входами триггера 1 и делител частоты 7. Умножитель частотно-импульсных сигналов работает следующим образом. Предположим , что в исходном состо нии на выходе а триггера 3 и на выходе с триггера 5 присутствуют нулевые потенциалы. Эт;; состо ни триггеров примем за ед1шичные на направленном графе (см. фиг.2), где в кружках через 1 и О обозначены состо ни , соответственно, триггеров 3 и 5, а стрелками обозначены переходы из одного состо ни в другое под действием отдельных импульсов А или Б. Общее состо ние схемы, когда оба триггера в нулевых состо ни х обозначены цифрой 13. С приходом импульса входного сигнала А цепь тактовани на триггере 1 формирует импульс, синфазный с импульсами генератора 12. Так как на элемент И 4 приходит сигнал запрета с триггера 3, то импульс с выхода триггера 1 не пропускаетс через промежуток времени t на вход триггера 5. Этот импульс через промежуток времени t J , сформированный элементом задержки 2, Ичзмен ет состо ние триггера 3, На выходе этого триггера устанавливаетс нулевой потенциал. В таком состо нии импульс обратной св зи с выхода делител частоты 7 не проходит через элемент И 9 на вход триггера 5. Однако через промежуток времени t„, сформированный элементом задержки 8, он измен ет состо ние триггера 3, подготавлива запрет входному импулЬсу на прохождение через элемент И 4. На направленном графе это соответствует переходу из состо ни 13 в состо ние 14. Врем задержки ТпВыбираетс несколько больше временного промежутка t этим самым устран етс одновременный приход импульсов на оба входа триггера 3. Таким образом, чередование входных импульсов и импульсов обратной св зи приводит к перебросу триггера 3, причем состо ние триггера 5 при этом не мен етс (состо ни 13 и 14). Приход подр д двух импульсов (например входных) приводит к такому состо нию, когда в момент по влени на входе элемента И 4 импульсов с выхода триггера 1, на другом входе элемента И 4 присутствует разрещающий потенциал. В этом случае триггер 5 преобразовываетс в единичное состо ние. На направленном графе это соответствует переходу из 14 состо ни в 15. Очевидно, что величина широтноШ1/{пульсного сигнала с выхода триггера 3, когда он переходит из состо ни 13 в состо ние , 14 и обратно, а также из состо ни 15 в состо ние 16 и обратно, пропорциональна фазовому рассогласованию между импульсами частот А и Б. Триггер 5 перебрасываетс с приходом двух подр д одноименных импульсов, т.е. изменением знака фазового рассогласовани , С помощью элементов И 6 и 10 Tpwгер 5 производит коммутацию шкгютно-далпульсных сигналов с выхода триппера 3 в состо н пх 15 и 16 на пр мой вход интегратора .11 и в ссюто ни х 13, 14 - на инверсный. Таким образом, производитс изменение выходного напр жени интегратора и, следовательно , частоты генератора 12 в необходимую сторону. Благодар этой блокировке исключен режим биений частот и устран етс опрокидывание регулировани . В установившемс режиме с выхода интегратора 11 снимаетс посто нное напр жение , при котором управл емый генератор 12 генерирует импупьсы частотой . N, где f . „ - частота входных импульсов; N - емкость счетчика делител частоты 7. Эти импульсы точно или с. некоторой погрешностью синфазны с/входными величинами (погрешности синфазности завис т от свойств интегратора, в частности величины дрейфа его нул )., На один из входов интегратора при этом поступают узкие им,пульсы , которые компенсируют дрейф нул интегратора. При изменении по каким-либо причинам частоты входных или обратной св зи импульсов, в соответствии со знаком фазового рассогласовани импульсов, на один из входов интегратора начнет поступать широтно-импульсный сигнал с выхода триггера 3. Выходное напр жение интегратора 11 пр этом начнет измен тьс , что приведет-к изменению частоты с выхода управл емого генератора ,12 до величины, когда будет ус ранен фазовый сдвиг между импульсами вхо ной и обратной св зи и по витс нулевой сигнал на входе интегратор)а. Ввиду того, что в установившемс режиме входной сигна интегратора близок к нулю, то посто нную времени интегратора 11 можно выбрать дос таточно малой, и тем самым обеспечить вв} сокое быстродействие умножител . При резком изменении входной частоты в течение одного или двух периодов этой частоты, скважность широтно-импульсного сигнгша, снимаемого с выходов триггера 3, увеличиваетс от О до 1, скачком измен величину напр жени на выходе интег ратора 11 и входную частоту генератора 12. Сравнительные испытани предлагаемого устройства с известным устройством показали , что введение новых элементов дало возможность обеспечить мгновенную точнос-.т умножени частоты не хуже 0,05%. Исключение,ИЗ- схемы устройства таких элементов как г -г азр дные суммирующие и вычитающие счетчики позвопипо конструктивно упростить и-увеличить надежность устройства дл умножени частот. Формула изобретени Устройство дл умножени частот, содержащее триггеры, элементы И генератор управл емой частоты, подключенный выходом к выходу устройства и входу делители частоты, соединенного выходом с первым входом первого элемента И, второй вход которого подключен к первому входу второго элемента И и первому выходу П1 рвого триггера , соединенного вторым выходом с nej выми входами третьего и четвертого элементов И| причем второй вход третьего элемента И соединен с первым выходом второго триггера, подключенного первым входом к выходу первого элемента И, а первый вход третьего триггера соединен с входом устрюйства , отличающеес тем, что, с целью упрощени устройства иповышени точности умножени , в него введены элементы iзадержки и интегратор, соединенный входами с выходами второго и третьего элементов И, а выход интегратора соединен с входом генератора управл емой частоты, причем второй вход второго элемента И подключен ко второму выходу второго Tpin reра , соединенного вторым входом с выходом четвертого элемента И, второй вход которого подключен к выходу третьего триггера , соединенного вторым входом с выходом устройства, и к входу первого элемента задержки, выход которого соединен с первым входом первого триггера, подключенного вторым входом через второй элемент задержки к выходу делител частоты. Источники информапии, прин тые во внимание при экспертизе: 1. Шахов Э, К.,Тарасов В, Ф.Широкополюсный умножитель частоты с обратной св зью и корреюдией по периоду.Измерительна техника 1967, hi 4, с,39. г. Авторское свидетельство С,СГ,| № 416840, кл, Q 06 Г 7/39, 1974. 3. Авторское свидетельство СССР № 4О4085, кл. G Об f 7/39, 1971.
11
А
Б
В
/
Фи8.2