SU734867A1 - Цифровой умножитель частоты - Google Patents

Description

(54) ЦИФРОВОЙ УМНОЖИТЕЛЬ ЧАСТОТЫ

1

Изобретение относитс  к радиотехнике и может быть использовано в измерительных системах различного назначени .

Известен цифровой умножитель частоты , содержащий последовательно соединенные формирователь входного сигнала, блок управлени , первый вентиль, первый делитель частоты, элемент И, выход которого  вл етс  выходом цифрового умножител  частоты, элемент ИЛИ и первую схему переноса; выход которой подключен к другому входу первого делител  частоты, а другой вход - к выходу первого регистра пам ти, входом подключенного к другому входу блока управлени , а также последовательно соединенные кварцевый генератор, первый формирователь импульсов, второй вентиль, второй делитель частоты, выход которого подключен ко входу первого регистра пам ти, второй регистр пам ти, другим входом подключенный к выходу вто.рого вентил  и к первому входу третьего вентил , втора  схема переноса, к другому входу подключен выход элемента И, сумматор и триггер задержки, выход и другой вход которого подключены соответственно к другому и к третьему входу первого вен тил , при этом выход блока управлени  подключен к другим входам элемента ИЛИ и второго вентил , к второму входу третьего вентил  и через третью схему переноса - к другому входу сумматора, выходом под- соединенного к другому входу третьей схемы переноса, к третьему входу которой через третий регистр пам ти подключен выход третьего вентил  1 .

Однако в известном цифровом умножителе частоты недостаточно высока  точность 10 умножени  из-за неравномерности следовани  выходных импульсов.

Цель изобретени  - повышение точности умножени .

Claims (1)

1. Дл  этого в цифровой умножитель частоты , содержащий последовательно соединенные формирователь входного сигнала, блок управлени , первый вентиль, первый делитель частоты, элемент И, выход которого  вл етс  выходом цифрового умножител  частоты, элемент ИЛИ и первую схему 20 переноса; выход которой подключен к другому входу первого , делител  частоты, а другой вход -- к выходу первого регистра пам ти, входом подключенного к другому входу блока управлени , а также последовательно соединенные кварцевый генератор, первый формирователь нмпульсов, второй вентиль, второй делитель, частоты, выход которого подключен ко входу первого регистра пам ти, второй регистр пам ти, другим входом подключенный к выходу второго вентил  и к первому входу третьего вентил , втЪра  схема переноса, к другому входу которой подключен выход элемента И, сумматор и триггер задержки, выход и другой Жод которого подключены сботтетственно к другому и к третьему входу первого вентил , при этом выход блока управлени  подключен к другим входам элемента ИЛИ и второго .вентил , к второму входу третьего вентил  и через третью схему переноса - к другому входу сумматора, выходом подсоединенного к другому входу третьей схемы переноса, к третьему входу которой через третий регистр пам ти подключен выход третьего вентил , между выходом кварцевого генератора и другим входом триггера задержки включены последовательно соединенные управл емый фазовращатель и второй формирователь импульсов, а выходы второй и третьей схем переноса подключены к соответствующим входам цифрового устройства делени , выход которого подсоединен к другому входу управл емого фазовращател  1. На фиг. 1 изображена структурна  электрическа  схема предлагаемого устройства; на фиг. 2 - эпюры напр жений в соответствующих точках схемы. Цифровой умножитель частоты содержит формирователь 1 входного сигнала, блок 2 управлени , первый, второй и третий вентили 3, 4, 5, первый и второй делители 6, 7 частоты элемент И 8, элемент ИЛИ 9, первую , вторую и третью схемы 10, 11, 12 переноса , первый, второй и третий регистры 13, 14, 15 пам ти, кварцевый генератор 16, первый и второй формирователи 17, 18 импульсов , сумматор 19, триггер 20 задержки, управл емый фазовращатель 21 и цифровое устройство 22 делени . Цифровой умно 5:итель частоты работает следующим образом. В исходном состо нии триггеры всех регистров 13, 14, 15 пам ти, делители 6, 7 частоты , а также риггер 20 задержки наход тс  в нулевом состо нии. Все вентили 3, 4, 5 закрыты. Коэффициент делени  делител  7 частоты устанавливаетс  равным К. Нажимает кнопку «Пуск, наход щуюс  в блоке 2 управлени . При этом подготавливаетс  формирователь 1 входного сигнала. При переходе умножаемого сигнала, имеющего частоту fx , через нулевое значение, блок управлени  2 вырабатывает сигнал У|х{1)(фиг. 26), что приводит к открытию вентилей 4 и 5. Импульсы с частотой fe начинают поступать в делитель 7 частоты, регистры 14 и 15 пам ти (фиг. 2в). При поступлении первого выходного импульса с делител  7,частоты ( см. фиг. 2е) на вход блока 2 управлени , последний вырабатывает сигнал VK (фиг. 26) по которому вентиль 5 закрываетс . Таким образом в регистре 15 пам ти зафиксировано число К. Следующим,импульсом Ve блока управлени  2 (фиг; 26) содержимое регистра 15 пам ти переноситс  в сумматор 19 и регистр 22 пам ти цифрового устройства делени .За врем  первого периода Т|х импульсы с частотой fo поступают непрерывно как в делитель 7 частоты так и в регистр 14 пам ти, но с каждым выходным импуль сом делител  7 частоты показани  регистра 14 пам ти сбрасываютс  в нуль. В итоге к концу первого периода в нем будет зафиксировано число Дп (фиг. 2д), накопленное за промежуток времени от момента последнего выходного импульса делител  7 частоты до конца первого периода Tjx . То же самое число п будет зафиксировано и в делителе 7 частоты. В регистр 13 пам ти поступают выходные импульсы делител  7 частоты (фиг. 2е) и к концу периода Т|х в нем будет зафкисировано число т„ N- ДП iqjр -По окончании периода Т|х блок 2 управлени  вырабатывает сигнал Vax (фиг. 26), который закрывает вентиль 4, открывает вентиль 3 и переносит показани  регистра 13 в делитель 6. С этого момента начинаетс  процесс делени  импульсов, поступающих на вход делител  6 частоты, на q (умножение частоты fx на К). Первый выходной импульс элемента И 8 (фиг. 2з) переносит показани  регистра 13 пам ти в делитель 6 частоты и показани  регистра 14 пам ти в сумматор 19 и сумматор 22 цифрового устройства делени . В сумматоре 19 производитс  операци  (К-Дп), причем если эта величина больще нул , то на его выходе импульса не будет. Одновременно в цифровом устройстве делени  22 будет осуществлено деление Дп на К. Код отношени  поступает на управл емый фазовращатель 21, что приводит к изменению фазы синусоиды на его выходе на величину 360°. После преобразовани  в формирователе 18 импульсов импульсы на его выходе , поступающие через вентиль 3 на вход делител  6 частоты, будут смещены на величину TO (фиг. 2а и 2ж). Второй выходной импульс умножител  производит операцию ввода q в делитель 6 частоты и Дп, в сумматор 19 и в сумматор 22 цифрового устройства делени , после чего в сумматоре 19 записываетс  число (К-2Дп), а в цифровом устройстве делени  22 осуществл етс операци  делени  2Дп на К- Если число (К-2Дп) больще нул , - на выходе сумматора 19 импульса не будет, а управл емый фазовращатель 21 сместит фазу синусоидального сигнала, пЬступающего на его вход с кварцевого генератора 16 на величину 360° ,И, следовательно. импульсы, поступающие на вход делител  частоты 6, будут задержаны на То (фиг. 2а и фиг. 2ж). По мере увеличени  числа выходных импульсов умножител  может оказатьс , что при некотором числе i (например i 3) величина (К-i An) станет меньше нул , что приведет к по влению импульса на выходе сумматора 19, который перенесет из регистра 15 пам ти число К в сумматор 19 и, следовательно, в нем записываетс  положительное число (2К-|Дп), а также в сумматоре цифрового устройства делени  22 произведена операци  itai - К. На управл ел}ый фазовращатель 21 подаётс  код числа , что приводит к задержке импульсов, поступающих на делитель .6 частоты через вентиль 3 на величину TO-. Одновременно выходной импульс сумматора 19 через триггер 20 задержки закрывает вентиль 3. По этой причине очередной импульс с вы,хода формировател  импульсов 18 (обозначен пунктиром на фиг 2ж) через вентиль 3 не пройдет, а осуществл ет переброс в исходное состо ние триггера задержки 20, который в свою очередь вновь открывает вентиль 3. Коррекци  последующих импульсов происходит аналогично. Наличие в цифровом умножителе частоты введенных элементЬв позвол ет получить равномерную последовательность импульсов на выходе уыно кнтел  (повысить точность умножени ), что дает возможность применени  умножител  в составе прецизионной измерительной аппаратуры . Формула изобретени  Цифровой умножитель частоты, содержащий последовательно соединенные формирователь входного сигнала, блок управ-лени , первый .вентиль, первый делитель частоты, элемент И, выход которого  вл етс  выходом цифровогр умножител  частоты, элемент ИЛИ и первую схему переноса, выход которой подключен к другому входу первого делител  частоты, а другой вход - к выходу первого регистра пам ти, входом подключенного к другому входу блока управлени , а также последовательно соединенные кварцевый генератор, первый формирователь импульсов, второй вентиль, второй делитель частоты, выход которого подключен ко входу первого регистра пам ти, второй регистр пам ти, цругим входом подключенный к, выходу второго вентил  и к первому входу третьего вентил , втора  схема переноса, к другому входу которой подключен выход элемента И, сумматор и триггер задержки, выход и другой вход которого подключены соответственно к другому и к третьему входу первого вентил , при этом выход блока управлени  подключен к другим входам элемента ИЛИ и второго вентил , к второму входу третьего вентил  и через третью схему переноса - к другому входу сумматора, выходом подсоединенного к другому входу третьей схемы переноса, к третьему входу которой через третий регистр пам ти подключен выход третьего вентил , отличающийс  тем, что, с целью повышени  точности умножени , между выходом кварцевого генератора .и другим, входом триггера задержки включены последовательно соединенные управл емый фазовращатель и второй формирователь импульсов , а выходы второй и третьей схем переноса подключены к соответствующим входам цифрового устройства делени , выход которого подсоединен к другому входу управл емого фазовращател . Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР по за вке № 2336740/18-09. кл. Н 03 В 19/10, 23.03.76 (прототип).

   ,.:А-.

   vo

   00

   л;

   ;ГЛ--,:

   гч

   ц

   «ч

   4vJ

   СУ1

   a

   :з

   e