SU1665491A2

SU1665491A2 - Цифровой умножитель частоты следовани импульсов

Info

Publication number: SU1665491A2
Application number: SU874344189A
Authority: SU
Inventors: Юрий Николаевич Цыбин
Original assignee: Предприятие П/Я А-3724
Priority date: 1987-12-15
Filing date: 1987-12-15
Publication date: 1991-07-23

Abstract

Изобретение относитс к импульсной технике и может быть использовано в автоматике, измерительной технике и системах обработки информации. Целью изобретени вл етс получение информации о значении мгновенной частоты входного сигнала за счет регистрации кода, пропорционального значению частоты в предшествующий период с помощью вновь введенных дешифратора, триггера и регистра. Умножитель содержит генератор 1 опорной частоты, делитель 2 частоты, первый счетчик 3, первый регистр 4, второй счетчик 5, первый дешифратор 6, формирователь 7 импульсов, первый элемент И 8, второй дешифратор 9, третий счетчик 10 импульсов, схему 11 сравнени , второй регистр 12, первый триггер 13, второй элемент И 14, элемент ИЛИ 15, второй формирователь 16 импульсов, третий дешифратор 19, второй триггер 29, третий регистр 21, входную шину 17, выходную шину 18 и выходную информационную шину 22. 1 ил.

Description

Изобретение относится к импульсной технике, может быть использовано в автоматике, измерительной технике и системах обработки информации и является усовершенствованием изобретения по авт. св. № 1226604.

Цель изобретения - получение информации о значении мгновенной частоты выходного сигнала, т.е. после каждого периода входного сигнала формируется код, пропорциональный значению частоты в предшествующий период.

На чертеже представлена структурная схема устройства.

Устройство содержит генератор 1 опорной частоты, делитель 2 частоты, первый счетчик 3 импульсов, первый регистр 4 хранения, второй счетчик 5 импульсов, первый дешифратор 6, формирователь 7 импульсов, первый элемент И 8, второй дешифратор 9, третий счетчик 10 импульсов, схему 11 сравнения, второй регистр 12 хранения, первый триггер 13, второй элемент И 14, элемент ИЛИ 15, второй формирователь 16 импульсов, входную шину 17, выходную шину 18, третий дешифратор 19, второй триггер 20, третий регистр 21 хранения и выходную информационную шину 22.

Выход генератора 1 опорной частоты соединен с входом делителя 2 частоты, выход которого соединен со счетным входом первого счетчика 3, информационные выходы которого соединены с информационными входами первого регистра 4, информационные выходы которого соединены с информационными входами второго счетчика 5, информационные выходы которого соединены с входами первого дешифратора 6, выход которого соединен с входом первого формирователя 7 импульсов, выход которого соединен с первым входом первого элемента И 8, второй вход которого соединен с выходом второго дешифратора 9, входы которого соединены с информационными выходами третьего счетчика 10 и первыми информационными входами схемы 11 сравнения, вторые информационные входы которой соединены с информационными выходами второго регистра 12, информационные входы которого соединены С информационными выходами делителя 2 частоты, вход которого соединен с входом синхронизации первого триггера 13 и первым входом второго элемента И 14, второй вход которого соединен с прямым выходом первого триггера, а выход со счетным входом второго счетчика 5, вход записи которого соединен с входом синхронизации схемы 11 сравнения,выходом элемента ИЛИ 15, первый вход которого соединен с выходом пер вого элемента И 8 и входом синхронизации третьего счетчика 10. а второй входе входом установки 0 делителя 2 частоты, первого 3 и третьего 10 счетчиков, входами записи первого 4 и второго 12 регистров хранения и выходом второго формирователя 16 импульсов, вход которого соединен с входной шиной 17 устройства.

Вход синхронизации схемы 11 сравнения соединен с выходной шиной 18 устройства, а ее выход с входом установки 0 первого триггера 13.

Входы третьего дешифратора 19 соединены с информационными выходами делителя 2 частоты, а выход с входом синхронизации второго триггера 20 и входом записи третьего регистра 21 хранения, информационные входы которого соединены с информационными выходами третьего счетчика 10, а информационные выходы с информационной шиной 22 устройства.

Выход второго триггера 20 соединен с входом стробирования третьего дешифратора 19, а его вход установки 1 соединен с выходом второго формирователя 16 импульсов.

Устройство работает следующим образом.

На входную шину поступает входной сигнал, из которого формирователем 16 импульсов формируются узкие управляющие импульсы, обеспечивающие синхронизацию работы делителя 2 частоты, счетчиков 3 и 10, которые при этом устанавливаются в 0. По переднему фронту этого импульса в регистры 4 и 1*2 записывается код делителя 2 частоты и счетчика 3 соответственно. Сигнал генератора 1 опорной частоты через делитель 2 частоты поступает на вход счетчика 3, в котором формируется код, пропорциональный периоду входного сигнала. Этот код записывается в регистр 4 и хранится там в течение последующего периода входного сигнала. В счетчик 5 записывается, например, инверсное значение кода предыдущего периода преобразуемой частоты, хранившееся в регистре 4. Дешифратор 6 фиксирует состояние логических единиц разрядов счетчика 5. В этом случае код, переписанный инверсно из регистра 4, дополняется до состояния логических единиц во вСёх разрядах счетчика 5 при помощи сигналов генератора 1 опорной частоты, поступающих через элемент И 14 на счетный вход счетчика 5. При этом количество импульсов пропорционально коду регистра 4. Дешифратор 6 формирует сигнал разрешения записи в счетчик 5 через формирователь 7 импульсов, элемент И 8, элемент ИЛИ 15.

Далее процесс повторяется. Так как на счетчик 3 импульсов|поступает сигнал частотой в П раз меньше, чем частота генератора 1 опорной частоты, то на выходе элемента ИЛИ 15 формируются импульсы, период которых в П раз меньше периода входного сигнала устройства, т.е. коэффициент умножения П частоты входного сигнала определяется коэффициентом деления частоты делителем 2 частоты.

По окончании периода входного сигнала в делителе 2 частоты формируется код, пропорциональный ошибке измерения периода входного сигнала счетчиком 3 импульсов. Этот код по переднему фронту сигнала с формирователя 16 импульсов записывается в регистр 12. Тем же сигналом устанавливаются в исходное состояние (нулевое значение кода) делитель 2 частоты, счетчик 3, счетчик 10. После этого счетчик 10 суммирует импульсы с выхода элемента И8, т.е. считает импульсы сигнала с частотой в П раз большей, чем частота входного сигнала устройства в предшествующем периоде его. Формирующийся в счетчике 10 импульсов К-разрядный код по параллельным шинам подается на одну группу входов схемы 11 сравнения, на другую группу входов которой поступает К-разрядный коде регистра 12. На выходе схемы 11 сравнения формируется узкий импульс в момент совпадения логических единиц К-го-разряда регистра 12 и первого разряда счетчика 10 импульсов или (К -1 )-го, второго или (К - 2)-го третьего разрядов и т.д. Этот импульс устанавливает триггер 13 в нулевое состояние, запрещая прохождение импульсов через элемент И 14 на вход счетчика 5. По заднему фронту запрещенного импульса генератора 1 опорной частоты триггер 13 устанавливается в единичное состояние, обеспечивая прохождение остальных импульсов на счетчик 5 импульсов.Таким образом, коррекция периода сигнала на выходе формирователя импульсов, элемента И 8, ИЛИ 15 осуществляется путем запрета прохождения одного импульса генератора 1 опорной частоты через элемент И 14 на счетчик 5, т.е. путем увеличения соответствующего периода указанного сигнала на один дискрет опорной частоты. При этом коррекция осуществляется в периодах этого сигнала равномерно за период входного сигнала устройства. Количество корректируемых периодов пропорционально величине кода, хранящегося в регистре 12, т.е. погрешности измерения периода входного сигнала устройства счетчиком 3 импульсов. Синхронизация импульсного сигнала на выходе элемента ИЛИ 15 с частотой в П раз большей, чем частота входного сигнала устройства, обеспечивающая исключение фазового набега, осуществляется при помощи дешифратора 9, элемента И 8 и ИЛИ 15. Дешифратор 9 выделяет на счетчике 10 комбинацию (П - 1), т.е. состояние логических единиц во всех разрядах и запрещает прохождение П-го импульса с формирователя 7 импульсов через элемент И 8 и ИЛИ 15. При этом через другой вход элемента ИЛИ 15 в качестве П-го импульса проходит пронормированный формирователь 16 импульсов, сигнал с входа устройства, который обнуляет счетчик 10 и дешифратор 9 снимает запрет с элемента И 8, разрешая дальнейшее прохождение импульсов с формирователя 7 через элемент ИЛИ 15. Нормированным входным сигналом устройства с формирователя 16 импульсов по входу установки 1 устанавливается в единичое состояние по прямому выходу триггер 13. После обнуления делителя 2 частоты тем же сигналом в нем формируется линейно изменяющийся код, одно из значений которого фиксируется дешифратором 19. Таким образом время, через которое появится импульс на выходе дешифратора 19 после входного сигнала ус- * тройства определяется из выражения 1 (изм = т- · К. где f_o - частота генератора 1 То опорной частоты; К - число (в десятичной системе счисления), на которое настроен дешифратор 19. Длительность импульса на выходе дешифратора 19 равна периоду частоты генератора Топорной частоты. При этом сигнал логической единицы с выхода триггера 20, поступающий на вход стробирования дешифратора 19, разрешает формирование на его выходе импульса при соответствующем коде делителя 2 частоты. (Дешифратор 19 может быть выполнен в частности на элементах И, И-НЕ, дополнительный вход которого соединен с выходом триггера 20. По заднему фронту импульса с выхода дешифратора 19 триггер 20 примет состояние 0 по своему выходу и останется в этом состоянии до очередного импульса формирователя 16 импульсов. Одновременно по переднему фронту (или по заднему) импульса дешифратора 19 в регистр 21 запишется код числа, сформировавшегося к этому времени вечетчике 10. Так как счетчик 10считает импульсы с частотой в П раз большей частоты входного сигнала устройства, товнемкэтому времени сформируется число С · п = К · F_x, rfleTx(Fx)период(частота) входного сигнала устройства: К = ΐπ3Μ · П = const.

Следовательно, в регистр 21 через время 1изм после начала каждого периода входного сигнала устройства будет' записываться значение кода, соответствующее частоте входного сигнала в предшест-. 5 вующем периоде его. Устройство работает в заданном диапазоне частот, который ограничен со стороны низких частот переполненном счетчика 3, а со стороны высоких час ci· необходимой точностью преобразовании. Переполнение счетчика 3 может быть использовано для сигнализации аварийного режима в случае необходимости.

ΐ 1оложительным эффектом изобретения является расширение функциональных возможностей, т.е. устройство позволяет, кроме получения'выходной частоты в П раз большей входной, получать после каждого периода входного сигнала код пропорциональный значению частоты в предшествую- 20 щий периоде незначительным увеличением .для того количество оборудования.

Claims

Формула изобретения

Цифровой умножитель частоты следования импульсов по авт. св. № 1226604, отличающийся тем.что, с целью обеспечения получения информации о значении мгновенной частоты входного сигнала, третий дешифратор, второй триггер и третий регистр хранения, причем входы третьего де10 шифратора соединены с информационными выходами делителя частоты, а выход - с входом синхронизации второго триггера и входом записи третьего регистра хранения, информационные входы которого соедине15 ны с информационными выходами третьего счетчика импульсов, а информационные выходы с информационной шиной устройства, при этом выход второго триггера соединен с входом стробирования третьего дешифратора, а его вход установки в 1” соединен с выходом второго формирователя импульсов.

Составитель О.Бодряшева Ре да ктор Г. Гербер Техред М.Моргентал Корректор В.Гирняк

Заказ 2398 Тираж 451 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат Патент, г: Ужгород, ул.Гагарина, 101