SU1043677A1 - Устройство дл вычислени показател экспоненциальной функции - Google Patents

Устройство дл вычислени показател экспоненциальной функции Download PDF

Info

Publication number
SU1043677A1
SU1043677A1 SU823440103A SU3440103A SU1043677A1 SU 1043677 A1 SU1043677 A1 SU 1043677A1 SU 823440103 A SU823440103 A SU 823440103A SU 3440103 A SU3440103 A SU 3440103A SU 1043677 A1 SU1043677 A1 SU 1043677A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
outputs
elements
Prior art date
Application number
SU823440103A
Other languages
English (en)
Inventor
Георгий Леонидович Баранов
Владимир Леонидович Баранов
Original Assignee
Институт Электродинамики Ан Усср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Электродинамики Ан Усср filed Critical Институт Электродинамики Ан Усср
Priority to SU823440103A priority Critical patent/SU1043677A1/ru
Application granted granted Critical
Publication of SU1043677A1 publication Critical patent/SU1043677A1/ru

Links

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)

Abstract

УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ПОКАЗАТЕЛЯ ЭКСПОНЕНЦИАЛЬНОЙ ФУНКЦИИ, содержащее первый и второй пороговые элементы, первый RS-триггер, причем первые входы первого и второго пороговых элементов соединены с информационным входом устройства, второй вход первого порогового элемента соединен со входом первого эталонного напр жени  устройства, вход второго эталонного напр жени  которого соединен с вторым входом второго порогового элемента, отличающеес  тем, что, с целью расширени  области применени  устройства за счет увеличени  диапазона изменени  показател  степени, в него введены первый и второй генераторы одиночных импульсов, второй RS-триггер,. три элемента И, счетчик, блок индикации , два сумматора, два регистра сдвига и блок управлени , содержащий генератор импульсов, распределитель импульсов, элемент задержки, два ключа , коммутатор, два элемента ИЛИ, последовательную схему сравнени  и два элемента И, выход генератора импульсов соединен со входом распределител  импульсов, выходы с первого по п-й которого,где п-разр дность регистров сдвига, соединены с информационными входами коммутатора, управл ющий вход которого соединен с входом кода останова блока, выходы коммутатора через первый элемент ИЛИ соединены с первым информационным входом последовательной схемы сравнени , тактовый вход и вход сбро. са которой соединены соответственно с выходом элемента задержки и выходом генератора импульсов, .п-й выход распределител  импульсов соединен с первыми входами первого и второго элементов И, вторые входы которых соединены с выходами соответст (Л венно равенства и превышени  эталонного кода последовательной схемы сравнени , выходыпервого и второго элементов И соединены с первым и вторым .входами второго элемента ИЛИ, третий вход которого соединен с выходом первого ключа, инфор со о мационный вход которого соединен с выходом генератора импульсов, выход элемента задержки соединен с информационным входом второго ключа, управл ющие входы ключей соединены с входом задани  режима блока управлени , причем выход первого ключа блока управлени  соединен с тактовыми входами первого и второго генераторов одиночных, импульсов, входы запуска которых соединены с выходами соответственно первого и второго пороговых элементов, выходы генераторов одиночных импульсов соединены с S-выходами соответствующих RS-триггеров , R-выходы которых соединены с выходом второго элемента ИЛИ блока

Description

управлени , выход первого разр да распределител  импульсов которого со динен с первыми входами первого и второго элементов И, вторые входы ко торых соединены соответственно с инверсным и пр мым выходами второго RS-триггера, инверсный и пр мой выходы первого RS-триггера соединены соответственно с управл ющими входами регистров сдвига и третьим входом первого элемента И, выход которого соединен с первым входом первого сумматора, выход котороро соединен с информационным входом первого регистра сдвига и первым входом третьего элемента И, второй вход и выход которого соединены соответственно с пр мым выходом второго RS-триг77 герэ и первым входом второго сумматора , выход которого.соединен с информационным входом второго регист ра сдвига и вторым информационным входом последовательной схемы сравнени  блока управлени , выходы второго ключа и генератора импульсов которого соединены соответственно с установочным входом счетчика и входами синхронизации первого и второго регистров сдвига, выходы и установочные входы которых соединены соответственно с вторыми входами соответствующих сумматоров и входом логического нул  устройства, выход второго элемента И соединен со счетном входом счетчика, выхода которого соединен с входом&блока индикации.
Изобретение относитс  к вычислительной технике и может быть использовано в различных област х техники и промышленности при исследовании процессов различной физической природы , которые описываютс  экспоненциальной функцией.
Известно устройство дл  вычислени  показател  экспоненциальной функции, содержащее блок логарифми-ровани , схему сравнени , цифроаналоговый преобразователь, счетчик, управл емые ключи, генератор тактовых импульсов Cl 1
Недостатком этого устройства  вл етс  низка  точность, обусловленна  аппаратурными погрешност ми логарифмировани .
Наиболее близким по технической сущности к предлагаемому  вл етс  устройство дл  вычислени  показател  экспоненциальной функции, содержащее первый и второй пороговые элементы , первые входы которых соединены с информационным входом устройства , вторые входы - с шинами соответственно первого и второго эталонного напр жени , выходы пороговых элементов содеинены с входами триггера , выход которого соединен с управл йщим входом ключа, аналогоцифровые преобразователи, интегратор ,блок вычитани  и блок делени 
кодов, при этом информационный вход устройства св зан через ключ с входом интегратора, выход которого через первый аналого-цифровой преобразователь св зан с первым входом блока делени  кодов, шины первого и второго эталонного напр жени  соединены с соответствующими входами блока вычитани , выход которого через второй аналого-цифровой преобразователь св зан с вторым входом блока делени  кодов Г 2 J.
Недостаток известного устройства заключаетс  в ограниченном диапазоне измерени  показател  экспоненциальной функции и в низкой точности вычислений.
Цель изобретени  - расширение области применени  устройства за счет увеличени  диапазона изменени  показател  степени.
Поставленна  цель достигаетс  тем, что в устройство дл  вычислени  показател  экспоненциальной функции , содержащее первый и второй пороговые элементы, первый RS-триггер, причем первые входы первого и второго пороговых элементов соединены с информационным входом устройства, второй вход первого порогового элемента соединен со входом первого эталонного напр жени  устройства, вход второго эталонного напр жени  которого соедиьен со вторым входом второго порогового элемента, дополнительно введены первый и второй генераторы одиночных импульсов, второй RS-триггер, три элемента И, счетчик, блок индикации, два сумматора , два регистра сдвига и блок управлени , содержащий генератор импульсов, распределитель импульсов , элемент .задержки, два ключа, коммутатор, два элемента ИЛИ, последовательную схему сравнени  и два элемента И, выход генератора импульсов соединен со входом распределител  импульсов, выходы с первого по п-й которого, где п-разр дность регистров сдвига, соединены с информационными входами коммутатора, управл ющий вход которого соединен со входом кода останова блока, выходы коммутатора через первый элемент ИЛИ соединены с первым информационным входом последовательной схемы сравнени , тактовый вход и вход сброса которой соединены соответственно с выходом элемента задержки и выходом генератора импульсов, п-й выход распределител  импульсов соединен .с пер выми входами первого и второго элементов И, вторые входы которых соединены с выходами соответственно ра венства и превышени  эталонного кода последовательной схемы сравнени , выходы первого и второго элементов И соединены с первым и вторым входами второго элемента ИЛИ, третий вход которого соединен с выходом первого ключа, информационный вход которого соединен с выходом генератора импуль сов, выход элемента задержки соединен с информационным входом второго клюуа, управл ющие входы ключей соединены со входом задани  режима блока управлени , примем выход первого ключа блока управлени  соединен с тактовыми входами первого и второго генераторов одиночных импульсов,входы запуска которых соединены с выхо ми соответственно первого и второго пороговых элементов, выходы генераторов одиночных импульсов соединены с S-выходами соответствующих RS-триг геров, R-выходы которых соединены с выходом второго элемента ИЛИ блока управлени , выход первого разр да распределител  импульсов которого соединен с первыми входами первого, и второго элементов И, вторые входы которых соединены соответственно с нверсным и пр мым выходами второго S-триггера, инверсный и пр мой выоды первого RS-триггера соединены оответственно с управл ющими входами регистров сдвига и третьим входом первого элемента И, выход которого соединен с первым входом первого сумматора, выход которого соединен с информационным входом первого регистра сдвига и первым входом третьего элемента И, второй вход и выход которого соединены соответственно с пр мым выходом второго RSтриггера и первым входом второго сумматора , выход которого соединен с информационны м входом второго |эегистра сдвига и вторым информационным входом последовательной схемы срав- . нени  блока управлени , выходы второго ключа и генератора импульсов которого содеинены соответственно с установочным входом счетчика и входами синхронизации первого и второго регистров сдвига, выходы и установочные входы которых соединены соответственно со вторыми входами соответствующих сумматоров и входом логического нул  устройства, выход второго элемента И соединен со счетным входом счетчика, выход которого соединен со входом блока индикации. На фиг. 1 изображена структурна  схема устройства дл  вычислени  показател , экспоненциальной функции; на фиг. 2 - структурна  схема блока управлени . Устройство дл  вычислени  показател  экспо.ненциальной функции содержит пороговые элементы 1 и 2, генераторы 3 и 4 одиночных импульсов, RS-триггеры 5 и 6, сумматоры 7 и 8, регистры 9 и 10 сдвига, счетчик 11,. блок 12 индикации, блок 13 управлени , элементы И 14-16, информационный вход 17, входы 18 и 19 эталонных напр жений. Блок 13 управлени  (фиг.2) содержит генератор 20 импульсов, распределитель 21 импульсов, коммутатор 22, последовательную схему 23 сравнени , элементы ИЛИ 24 и 2S, элементы И 2б и 27, элемент 28 задержки , ключи 29 и 30, выходы 31-35 и вход 36. , В качестве пороговых элементов могут быть применены компараторы. В качестве сумматоров 7 и 8 могут примен тьс  любые последовательные двоичные сумматоры.
В качестве регистров 9 и 10 сдайга могут примен тьс  любые последовательные запоминающие устройства.
В качестве схемы 23 сравнени  могут примен тьс  любые схемы последовательного сравнени  двух последовательных двоичных кодов.
Устройство дл  вычислени  показател  экспоненциальной функции работает следующим образом.
В исходном состо нии на первом, выходе блока 13 управлени  сигналы отсутствуют, а на втором и-«етвертом вырабатываютс  сигналы, которые устанавливают триггеры 5 и 6 и счетчик 11 в нулевое состо ние.Единичный сигнал инверсного выхода триггера 5 поступает на вход управлени  регистров 9 и 10 сдвига и обеспечивает установку их в нулевое состо ние , так как их входы установки данных подключены к шине логического нул .
В режиме вычислени  показател  экспоненциальной функции входы 18 и 19 эталонных напр жений подключают к источникам эталонных напр жений , задающих два уровн  эталонного напр жени  U и U2, а на информационный вход 17 устройства подаетс  аналоговый сигнал, измен ющийс  по экспоненциальному закону l -Upe , где и (J - начальное значение входного напр жени ; cL - показатель экспоненциальной функции; t - врем . В исходном состо нии на выходах поро-говых элементов 1 и 2 действуют сигналы логического нул . Как только входное напр жение, действующее на информационный вход 17, достигает первого уровн  эталонного напр жени  и, срабатывает пороговый элемент 1 , на выходе которого формируетс  сигнал логической единицы. Выходной сигнал порогового элемента 1 запускает генератор 3 од |ночных импульсов, на тактовый вход которого с первого выхода блока 13 управлени  поступает последовательность импульсов . Выходной импульс генератора 3 одиночных импульсов устанавливает триггер 5 в единичное состо ние на пр мом выходе которого формируетс  сигнал логической единицы, снимающий блокировку элемента И I. Последовательность импульсов, формируема  блоком 13 управлени  на его третьем выходе, поступает через элемент И на первый вход сумматора
7, на второй вход .которого сдвигаетс  под действием синхронизирующих импульсов п того выхода блока 13 управлени  начальный нулевой двоичный код регистра 9 сдвига. За врем  п тактов, где п - количество разр дов регистра 9 сдвига,на первый вход сумматора 7 поступает один импульс , который увеличит начальный двоичный код на единицу и результат с выхода сумматора 7 записываетс  в регистр 9 сдвига под действием синхронизирующих импульсов п того выхода блока 13 управлени . В по .следующие такты работы устройства в регистре 9 сдвига накапливае- с  двоичный код, соответствующий количеству импу/.сов, поступающих через каждые п тактов с третьего выхода блока 13 управлени  через элемент И 14 на первый вход сумматора 7.
Так будет продолжатьс  до тех пор, пока не сработает пороговый элемент 2,который срабатывает при достижении входного напр жени  на входе 17 второго уровн  эталонного напр жени  „, В этом случае на выходе порогового элемента 2 формируетс  сигнал логической единицы, который запускает генератор k одиноных импульсов, на тактовом входе которого действует последовательность импульсов первого выхода блока 13 управлени . Выходной сигнал генератора 4 одиночных импульсов устанавливает триггер 6 в единичное состо ние , при котором сигнал инверсного выхода триггера 6 блокирует элемент И 14, а сигнал его пр мого выхода снимает блокировку элементов И 15 и 16.
К моменту установки триггера 6 в единичное состо ние в регистре 9 сдвига накапливаетс  двоичный код, значение которого пропорционально интервалу времени между событи ми перехода входного напр жени  через первый и второй уровни эталонного напр жени . Так как элемент И 14 блокируетс  триггером 6 после установки его в единичное состо ние, то двоичный код регистра 9 сдвига циркулирует без изменени  с выхода на информационный вход через сумматор 7, а также поступает через элемент И 15 последовательно во времени, начина  с младшего разр да, на первый вход сумматсхра 8, на второй вход которого под действием синхронизиру ющих импульсов п того выхода блока 13 управлени  сдвигаетс  начальный нулевой двоичный код регистра 10 сдвига. За каждые п тактов работы устройства, где п-количество разр дов регистра 10 сдвига, выполн етс  один цикл суммировани  двоичных кодов регистров 9 и 10 сдвига. По-скольку выход сумматора 8 соединен с информационным входом регистра 10 сдвига, то в регистре 10 сдвига накапливаетс  двоичный код, равный произведению количества циклов суммировани  на величину двоичного кода регистра 9 сдвига. В это врем  счетчик 11 выполн ет подсчет количества циклов сумвировани  сумматором 8, так как через каждые п тактов на его информационном входе действует импульс третьего выхода блока 13 управлени , поступающий элемент И 16. .Так будет продолжатьс  до тех пор, пока.двоичный код регистра 10 сдвига не достигнет заданного блоком 13 управлени  двоичного кода. Двоичный код регистра 10 сдвигаетс  под действием синхронизирующих импульсов п того выхода блока 13 управлени  через сумматор 8 на вход блока 13 управлени , где сравниваетс  с заданным значением. Если дво ичный код в регистре 10 сдвига достиг или превысил заданное значение то блок 13 управлени  вырабатывает на втором выходе сигнал, который сбрасывает триггеры 5 и 6 в нулевое положение, при котором элементы И И, 15 и 16 блокируютс  и вычисле ние показател  экспоненциальной функции заканчиваетс . В счетчике 11 фиксируетс  значение показател  экспоненциальной функции, которое индицируетс  блоком 12 индикации. Блок 13 управлени  (фиг. 2) .рабо тает следующим образом. В исходном режиме с помощь.ю ключ 30 выход31 (первый выход) подключают к входу логического нул , а кл чом 29 подключают выход генератора 20 импульсов к выходу 3 (четвертый .выход) и к третьему входу элемента ИЛИ 25, через который выходные сигналы генератора 20 импульсов поступают на ввход 32 (второй выход). Генератор 20 импульсов формирует последовательность тактовых сиг .налов частоты f, котора  поступает на выход 35 (п тый выход) .и на вход п-канального распределител  21 импульсов . На п выходах распределител  21 импульсов формируютс  п последовательностей сигналов частоты f/n, сдвинутых друг относительно друга на врем  1/f. Каждый выходной сигнал распределител  21 импульсов совпадает с моАентом считывани  соответствующего разр да двоичного кода с выходов регистров 9 и 10 сдвига . Последовательность импульсов первого выхода распределител  21 импульсов , поступающа  на выход 33 ( третий выход), совпадает по времени со сдвигом первого (младшего) разр да двоичных кодов в регистрах 9 и 10 сдвига. Последовательность импульсов последнего п-го выхода распределител  21 импульсов, поступающа  на вторые входы элементов И 26 и 27, совпад ет по времени со сдвигом последнего п-го разр да.двоичных кодов в регистрах 9 и 10 сдвига. С помощью коммутатора 22, выполHeHHorOj например в виде клавишного переключател , каждый выход распределител  21 импульсов может быть подключен к соответствующему входу элемента ИЛИ . Заданное значение двоичного кода устанавливаетс  на коммутаторе 22 путем коммутации выходов распределител  21 импульсов и входов элемента ИЛИ 2k в единичных разр дах задаваемого двоичного кода. После установки заданного значени  двоичного кода на коммутаторе 22 на выходе элемента ИЛИ формируетс  последовательный п-разр дный двоичный код, период повторени  которого равен n/f или п-тактов. В режиме вычислени  показател  экспоненциальной функции с помощью ключа 30 выход 31 (первый выход) подключают через элемент 28 задержки на длительность импульса генератора 20 к последнему п-му выходу распределител  21 импульсов. На выходе ключа 29 действует сигнал логического НУЛЯ, который поступает на выход З и третий вход элемента ИЛИ 25. Схема 23 сравнивает заданный последовательный двоичный код, действующий на выходе элемента ИЛИ 2k, с текущим значением двоичного кода, 55 сдвигаемого с выхода регистра 10 сдвига через сумматор 8 на вход Зб блока 13 управлени . В случае равенства или превышени  заданного на коммутаторе 22 значени  двоичного кода на первом или втором выходах -схемы 23 сравнени  формируетс  сигнал логической единицы, который сни мает блокировку элементов И 2б или И 27 соответственно. Импульсный сиг нал последнего выхода распределител  21 импульсов проходит через элемент И 26 или И 27 на выход элемента ИЛИ 25 и далее на .выход 32 и R-вход триггеров 5 и 6. После каждого цикла сравнени  последовательных п раз р дных кодов схема 23 сравнени  сбр сываетс  в исходное состо ние импульсным сигналом, поступающим с вы хода элемента 28 задержки, .Заданный двоичный код, устанавливаемый на коммутаторе 22 блока 13 управлени , определ етс  заранее дл  определенных уровней эталонных напр жений U, и U. Соотношение дл  определени  заданного двоичного кода можно определить сле дующим образом. Показатель экспоненциальной функ ции определ ем из соотношений , enUi-enU2 (1) , t2-t, где t и t- моменты времени срабаи to тавани  пороговых элементов 1 и 2 соответст венно; величина двоичного код накопленного в регистр 9 к моменту времени t количество разр дов регистров 9 и 10; частота генератора 20 импульсов. Из соотношений (1) и (2) получаем выражение дл  величины заданного двоичного кода с-1 1„ Ь. 1|. Величина С в двоичном коде определ ет заданный двоичный код. При достижении соотношени  ( .К.ЩК, /С схема 23 .сравнени  блока 13 управлени  останавливает процесс вычислени  показател  oL экспоненциальной 7710 функции, величина которого фиксируетс  в счетчике 11. Предлагаемое устройство дл  вычислени  показател  экспоненциальной функции позвол ет существенно расижрить диапазон измерени  и повысить точность вычислений. Действительно, наличие аналогово- . го интегратора в составе известного устройства ограничивает диапазон измерени  показател  экспоненциальной функции значени ми 0, при погрешности вычилсений Г-2%. Это св зано с тем, что дл  быстрых Процессов (посто нна  времениtfc I / 0,1 С 1 напр жение на выходе аналогового интегратора незначительно измен етс  от нулевого значени , а дл  медленных процессов (посто нна  времени Т с ) врем  интегрис ровани  превышает допустимое значение дл  аналогового интегратора. Диапазон изменени  показател  экспоненциальной функции и погрешность вычислений в предлагаемом устройстве определ ютс  частотой генератора 20 импульсов и разр дностью регистров 9 и 10 сдвига. Например, если в качестве генератора импульсов использовать кварцевый генератор с частотой кГц, а разр дность регистров сдвига выбрать равной п 6, то абсолютна  погрешность измерени  временного интервала составит 4Т -j-s «KrV:. Диапазон измерени  временного интервала составл ет n/f Т 2 xn/f или дл  выбранного примера 10Л: Т . Этому диапазону измерени  временного интервала соответствует диапазон измерени  показател  экспоненциальной функции,начина  со значени в- ЮО с при относительной т- -ТОО ., c TT7F- /«. погрешности и до значени  Ы 10 с при относительной погрешности 10, которое практически снимает ограничени  на вычисление  оказател  экспоненциальной функции дл  медленных процессов .
«п
1
26 t7
I
Л л I
23
м
k 1.
I J| Ji ii I
I 1 о ol о 1 о j l...«fc
I
JJ
П
Ё-аГ
Ь.гЗ
.JS

Claims (1)

  1. УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ПОКАЗАТЕЛЯ ЭКСПОНЕНЦИАЛЬНОЙ ФУНКЦИИ, содержащее первый и второй пороговые элементы, первый RS-триггер, причем первые входы первого и второго пороговых элементов соединены с информационным входом устройства, второй вход первого порогового элемента соединен со входом первого эталонного напряжения устройства, вход второго эталонного напряжения которого соединен с вторым входом второго порогового элемента, отличающееся тем, что, с целью расширения области применения устройства за счет увеличения диапазона изменения показателя степени, в него введены первый и второй генераторы одиночных импульсов, второй RS-триггер,, три элемента И, счетчик, блок индикации, два сумматора, два регистра сдвига и блок управления, содержащий генератор импульсов, распределитель импульсов, элемент задержки, два ключа, коммутатор, два элемента ИЛИ, последовательную схему сравнения и два элемента И, выход генератора импульсов соединен со входом распределителя импульсов, выходы с первого по η-й которого,где п-разрядность регистров сдвига, соединены с информационными входами коммутатора, управляющий вход которого соединен с входом кода останова блока, выходы коммутатора через первый элемент ИЛИ соединены с первым информационным входом последовательной схемы сравнения, тактовый вход и вход сброса которой соединены соответственно с выходом элемента задержки и выходом генератора импульсов, η-й выход распределителя импульсов соединен с первыми входами первого и второго элементов И, вторые входы которых соединены с выходами соответственно равенства и превышения эталонного кода последовательной схемы сравнения, выходы'первого и второго элементов И соединены с первым и вторым входами второго элемента ИЛИ, третий вход которого соединен с выходом первого ключа, информационный вход которого соединен с выходом генератора импульсов, выход элемента задержки соединен с информационным входом второго ключа, управляющие входы ключей соединены с входом задания режима блока управления, причем выход первого ключа блока управления соединен с тактовыми входами первого и второго генераторов одиночных, импульсов, входы запуска которых соединены с выходами соответственно первого и второго пороговых элементов, выходы генераторов одиночных импульсов соединены с S-выходами соответствующих RS-триггеров, R-выходы которых соединены с выходом второго элемента ИЛИ блока_
    SU ,.„1043677 управления, выход первого разряда распределителя импульсов которого соединен с первыми входами первого и второго элементов И, вторые входы которых соединены соответственно с инверсным и прямым выходами второго RS-триггера, инверсный и прямой выходы первого RS-триггера соединены соответственно с управляющими входами регистров сдвига и третьим входом первого элемента И, выход которого соединен с первым входом первого сумматора, выход которого соединен с информационным входом первого регистра сдвига и первым входом третьего элемента И, второй вход и выход которого соединены соответствен-. но с прямым выходом второго RS-триг гера и первым входом второго сумматора, выход которого.соединен с информационным входом второго регистра сдвига и вторым информационным входом последовательной схемы сравнения блока управления, выходы второго ключа и генератора импульсов которого соединены соответственно с установочным входом счетчика и входами синхронизации первого и второго регистров сдвига, выходы и установочные входы которых соединены соответственно с вторыми входами соответствующих сумматоров и входом логического нуля устройства, выход второго элемента И соединен со счетным входом счетчика, выход; которого соединен с входомоблока индикации.
SU823440103A 1982-05-18 1982-05-18 Устройство дл вычислени показател экспоненциальной функции SU1043677A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823440103A SU1043677A1 (ru) 1982-05-18 1982-05-18 Устройство дл вычислени показател экспоненциальной функции

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823440103A SU1043677A1 (ru) 1982-05-18 1982-05-18 Устройство дл вычислени показател экспоненциальной функции

Publications (1)

Publication Number Publication Date
SU1043677A1 true SU1043677A1 (ru) 1983-09-23

Family

ID=21012436

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823440103A SU1043677A1 (ru) 1982-05-18 1982-05-18 Устройство дл вычислени показател экспоненциальной функции

Country Status (1)

Country Link
SU (1) SU1043677A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Патент DE ff 220б9б7, кл. G Об G 7/24, опублик. Э7. 2. Авторское свидетельство СССР Г 824230, кл. G 06 G7/2, 198 (прототип). *

Similar Documents

Publication Publication Date Title
US3947673A (en) Apparatus for comparing two binary signals
SU1043677A1 (ru) Устройство дл вычислени показател экспоненциальной функции
SU1129611A1 (ru) Устройство дл вычислени показател экспоненциальной функции
SU1270770A1 (ru) Устройство дл вычислени показател экспоненциальной функции
RU2019845C1 (ru) Статистический анализатор
SU1272342A1 (ru) Устройство дл вычислени показател экспоненциальной функции
SU960843A1 (ru) Устройство дл определени энтропии
SU684561A1 (ru) Функциональный генератор напр жени
SU1088008A1 (ru) Цифровой функциональный преобразователь
SU492882A1 (ru) Устройство дл определени медианы
SU951280A1 (ru) Цифровой генератор
SU1665491A2 (ru) Цифровой умножитель частоты следовани импульсов
SU542338A1 (ru) Умножитель частоты следовани периодических импульсов
SU1307440A1 (ru) Диапазонный измеритель временных интервалов последовательного счета
SU951322A1 (ru) Статистический анализатор дл определени количества информации
RU2125736C1 (ru) Нониусный измеритель серии временных интервалов
SU708295A1 (ru) Измеритель временных интервалов
SU1376083A1 (ru) Генератор потоков случайных событий
SU1480127A1 (ru) Устройство аналого-цифрового преобразовани
SU938196A1 (ru) Фазосдвигающее устройство
SU386398A1 (ru) УСТРОЙСТВО дл ИЗМЕРЕНИЯ КОРРЕЛЯЦИОННОЙ
SU1179334A1 (ru) Умножитель частоты
SU656047A1 (ru) Устройство дл определени временного шага дискретизации случайного сигнала
SU1166100A1 (ru) Устройство дл делени
SU1142837A1 (ru) Устройство дл контрол логических блоков