SU1480127A1 - Устройство аналого-цифрового преобразовани - Google Patents

Abstract

Изобретение относитс  к технике аналого-цифрового преобразовани  сигналов и предназначено дл  использовани  в информационно-измерительных системах. Изобретение позвол ет повысить точность измерений при одновременном увеличении быстродействи  за счет того, что в устройство, содержащее дифференциальный блок и аналого-цифровой преобразователь, введены сумматор, счетчик импульсов, блок делени , два формировател  задержанных импульсов, регистр, три элемента ИЛИ, два элемента И, два триггера, генератор импульсов. Введение указанных блоков позвол ет повысить точность измерени  за счет коррекции дрейф нулевого уровн  и устранени  посто нной составл ющей сигнала. При этом увеличение быстродействи  достигаетс  за счет того, что тем же преобразователем кодируетс  только отклонение сигнала от посто нной составл ющей, а также путем исключени  дополнительного такта коррекции. 1 з.п. ф-лы, 3 ил.

Description

1

Изобретение относитс  к технике аналого-цифрового преобразовани  сигналов и предназначено дл  использовани  в информационно-измерительных системах.

Цель изобретени  - повышение точности при одновременном увеличении быстродействи .

На фиг.1 приведена функциональна  схема устройства; на фиг.2 --схема блока делени ; на фиг.З - схема дифференциального блока.

Устройство содержит входную шину 1, дифференциальный блок 2, аналого- цифровой преобразователь 3 (АЦП), шиЈъ 00

ну 4 запуска, выходную шину 5, сумматор 6, счетчик 7 импульсов, элемент ИЛИ 8, формирователь 9 задержанного импульса, регистр 10, блок 11 делени , шину 12 сброса, шину 13 задани  объема выборки, элемент И J4, шину 15 готовности, элемент ИЛИ 15, формирователь 17 задержанного импульса, элемент И 8,триггер )9, генератор 20 импульсов, элемент ИЛИ 21 и триггер 22.

Блок 11 делени  содержит иифроана- логовый преобразователь 23 (ЦАП), регистр 24,кодоуправл емый лелитель 25.

to J

3-148

Дифференциальный блок 2 содержит дифференциальный усилитель 26, аналоговый инвертор 27, первый и второй аналоговые ключи 28 и 29 и элемент НЕ 30.

Устройство работает следующим образом .

По внешнему сигналу сброса устройство переключаетс  в исходное со- сто ние, в котором содержимое сумматора 6 и регистра 10 оказываетс  левым,в счетчик 7 и регистр 24 блока 11 записываетс  код объема выборки, выходной сигнал триггера 19 становит- с  нулевым и блокирует элемент И 18, а соответствующий нулевой сигнал триггера 22 блокирует элемент К 14 По первому внешнему сигналу запуска (шина 4) запускаетс  АЦП 3 и его сиг- налом готовности переключаетс  триггер 19, чем деблокируетс  элемент И 18 (второй вход этого элемента деблокирован единичным сигналом триггера 22). Далее импульсом генератора 20 выполн етс  следующий запуск АЦП и этим же импульсом, переданным через элемент ИЛИ 16, вновь переключаетс  триггер 19, вновь блокиру  элемент И 18. Описанный запуск АЦП 13 сигна- ламп генератора 20 повтор етс  по мере формировани  сигналов готовности АЦП 3, которые не передаютс  «ерез блокированный элемент И 14 на шину 15, при этом в течение некоторого интервала времени наблюдени , определ емого соответствующим объемом выборки , сумматор 6 и блок 11 вычисл ют среднее значение (математическое ожидание) полученных на выходе АНД 3 кодированных значений входного сигнала . Составл ющими вычисленного среднего  вл ютс  как посто нна  составл юща  измер емого процесса, так и отличные от нулевых значений сигна лы аналоговых цепей блока АЦП обусловленные дрейфом АЦП, а в общем случае дрейфом всего измерительно- го канала.

Объем выборки задают в виде числа

(кода) на шине 13. Этот код записывают предварительно в счетчик 7,работающий на вычитание. По каждому сигна лу запуска в АЦП 3 кодируетс  теку- щее значение измер емой величины, при этом сигналы конца цикла измерени  АЦП 3 уменьшают содержимое счетчика 7 .

По сигналам концов циклов измерений АЦП 3 выходные коды суммируютс  сумматором 6 с учетом знака. С завершением цикла преобразовани  последней дискреты из выборки заданного объема содержимое счетчика 7 становитс  нулевым, что отображаетс  соответствующим изменением сигнала на выходе этого счетчика, По изменению выходного сигнала счетчика 7 в регист

10переписываетс  из сумматора 6 накопленна  алгебраическа  сумма чисел. В формирователе 9 с задержкой, необходимой дл  упом нутой переписи, а также установлени  напр жени  на выходе блока 1i и, соответственно, сигнала на выходе дифференциального блока 2, формируетс  импульс, которым

в счетчик 7 вновь записываетс  код объема выборки, заданный на шине 13. Одновременно выходным импульсом формировател  9 переключаетс  триггер 22, изменившимис  выходными сигналами которого деблокируетс  элемент И 14 и блокируетс  элемент И 18. При этом из-за задержки формировател  17 импульс, сформированный из соответствующего сигнала готовности АЦП 3, поступит на вход триггера 19 лишь после того, как элемент И 18 забло- кируетс  нулевым сигналом триггера 22, тем самым в последующем исключаетс  запуск АЦП 3 импульсами генератора 20 до по влени  нового сигнала сброса (вход 12). По вление первого сигнала готовности на шине 15 сигнализирует о готовности АЦП 3 к считыванию из него кода и к возможности последующих запусков внешними сигналами , так как после реализации первого объема выборки на выходе блока

11оказалось сформированным напр жение , эквивалентное сумме посто нной составл ющей измер емого сигнала и дрейфа нул  АЦП,

Блок 11 может быть выполнен по различным схемам, в частности по схеме , представленной на фиг.2. Код объема выборки хранитс  в регистре 24 этого блока. Код накопленной суммы преобразуетс  в этом блоке ЦАП 23 в эквивалентное напр жение, которое делитс  кодоуправл емым делителем 25 на объем выборки. Таким образом, с выхода кодоуправл емого делител  25 | на соответствующий вход дифференци - ального блока 2 передаетс  напр жение эквивалентное модулю суммы среднего

514

значени  входного сигнала и дрейфа нулевого уровн  АЦП 3. Одновременно с соответствующего выхода регистра 10 в дифференциальный блок 2 переда-- етс  кодовый сигнал знака числа, записанного в регистре (1 соответствует отрицательному знаку). В зависимости от этого знака в дифференциальном блоке 2 (фиг.З) открывает- с  аналоговый ключ 28 или 29 и на инверсный вход дифференциального усилител  26 поступает выходное напр жение делител  25 блока 11 отрицательного (после инвертировани  элементом 27) или положительного знака соответственно . При этом в дифференциальном усилителе 26 выходное напр жение кодоуправл емого делител  25 вы- читаетс  с учетом знака (передаваемог из регистра 10) из измер емого сигнала . Тем самым сигнал на измерительной входе АЦП 3 центрируетс , причём из него исключаютс  как посто нна  составл юща  входного измер емого сигнала, так и отличное от нул  значение , исходного уровн  АЦП (дрейф нул ), представл ющее собой систематическую погрешность аналого-цифрового преобразовател . Таким образом, дл  коррекции дрейфа не нужно закорачивать вход А1Щ и прерывать процесс измерений.

Дифференциальный блок можно включать также непосредственно на входе аналого-цифрового измерительного канала , устран   тем самым смещение нулевого уровн  всего измерительного тракта, включа  -канал передачи сигнала . -Далее процесс коррекции и центри- ровани  повтор етс  параллельно с кодированием измер емой величины и пе- редачей соответствующих кодов на шину 5 аналогично описанному, но по внешним сигналам запуска, поступающим на шину 4, например, из ЭВМ или регистратора . С записью каждого нового числа из сумматора 6 предыдущее содержимое регистра 10 автоматически стираетс . Триггер 22 выполнен, на- пример, по схеме П-триггера, Поэтому по мере по влени  выходных сигналов обнулени  счетчика 7, поступающих с задержкой в формирователе 9 на вход синхронизации этого триггера, он после первого переключени  больше не переключаетс  до по влени  нового. сигнала сброса на его К-входе;пере- данного через шину 12 устройства,

276

.тем самым поддерживаетс  рабочий режим измерений.

Claims (2)

1. Формула изобретени 

   1 . Устройство аналого-цифрового преобразовани , содержащее дифференциальный блок, первый вход которого  вл етс  входной шиной, а выход соединен с измерительным входом аналого-цифрового преобразовггтелп, выходы которого  вл ютс  выходной шиной, отличающеес  тем, что, целью повышени  точности при одновременном увеличении быстродействи , в него введены сумматор, регистр, три элемента ИЛИ, два формировател  задержанного импульса, блок делени , два элемента И, два триггера, генератор импульсов и счетчик импульсов, выход которого подключен к входу записи регистра и через последовательно соединенные первый формирователь задержанного импульса и первый элемент ИЛИ к входу записи счетчика импульсов , выходы сумматора соединены с соответствующими входами регистра, выход знака которого соединен с вторым входом дифференциального блока, а кодовые выходы соединены соответственно с первыми кодовыми входами блока делени , аналоговый выход которого подключен к третьему вх оду дифференциального блока, а вторые кодовые входы объединены с кодовыми входами счетчика импульсов и  вл ютс  шиной задани  объема выборки, счетный вход счетчика объединен с управл ющим входом сумматора, входом второго формировател  задержанного импульса, первым входом первого элемента К и подсоединен к выходу сигнала готовности аналого-цифрового преобразовател , выходы которого соответственно соединены с информационными входами сумматора, второй вход первого элемента ИЛИ объединен с первым входом второго элемента ИЛИ, входами установки в О регистра, сумматора и. D-входом первого триггера и  вл етс  шиной сброса, пр мой выход первого триггера соединен с вторым входом первого элемента И, выход которого  вл етс  шиной готовности, С-вход первого триггера подключен к выходу первого формировател  задержанного импульса, а инверсный выход соединен с первым входом второго элемента И,

   к второму входу которого подключен выход генератора импульсов, к третьему входу - пр мой выход второго триггера , а вьсход через третий элемент ИЛИ соединен с входом запуска аналого-цифрового преобразовател  и через второй элемент ИЛИ с входом установки в О второго триггера, вход установки в 1 которого соединен с выходом второго формировател  задержанного импульса,
2. 2. Устройство по п. 1, о т л и - чающ еес  тем, что дифференциальный блок содержит дифференциальный усилитель, аналоговый инвертор, элемент НЕ и два аналоговых ключа,

   0

   выходы которых объединены и подключены к инвертирующему входу дифференциального усилител , неинвертирующин вход которого  вл етс  первым входом блока, а выход  вл етс  выходом бло ка, вход аналогового инвертора объединен с информационным входом первого аналогового кчюча и  вл етс  третьим входом блока, а выход соединен с информационным входом второго аналогового ключа, управл ющий вход которого объединен с входом элемента НЕ и  вл етс  третьим входом блока, выход элемента НЕ соединен с управл ющим входом первого аналогового ключа, другим входом соединенным с вторым входом блока.

   0-0

   W t

   25

   14

   Фаа.2