SU980279A1 - Преобразователь интервала времени в цифровой код - Google Patents

Description

Изобретение относится к импульсной технике и может быть использовано при преобразовании дальности, заданной интервалом времени, в цифровой код.

Известен преобразователь интервала времени в цифровой код, содержащий m-тактный генератор эталонной частоты, блок управления, т-тактный счетчик, содержащий m триггеров, включенных по счетному входу на каждом тактовом выходе блока управления, блок переноса и однотактный счетчик [1]. .

Погрешность дискретности такого преобразователя равна

где f - частота сигналов на каждом тактовом выходе т-тактного генератора эталонной частоты.

Однако в таком преобразователе •длительность импульса переноса на выходе блока переноса (на входе однотактного счетчика) равна где Т = -у - длительность периода ° следования импульсов эталонной частоты на каж дом тактовом выходе πιтактного генератора, и при m у 2 он становится менее

что требует применения более быстродействующих элементов в схеме переноса и в первом разряде однотактного счетчика. Поэтому такой преобразователь можно использовать только при m = 2, а это приводит к невозможности увеличения его точности за счет роста, т.

Наиболее близким к предлагаемому по технической сущности является преобразователь, содержащий т-тактный 20 генератор эталонной частоты, блок управления, управляемый старт- и стоп-импульсами, m-тактный счетчик, однотактный счетчик, а также входные клемма Старт, Стоп,Сброс 25 для подачи старт-импульса, стопимпульса и Сброс соответственно Г21.

Известный преобразователь позволяет в значительной степени повысить точность преобразования, так как он межет использоваться при любом значении , потому что в нем длительность импульса переноса не зависит от количества тактов m и всегда больше —1^-, при его построении не требуется повышения быстродействия элементов.

Недостатком устройства является невозможность его использования для многократного (К-кратного) преобразо-10 вания одного и того же интервала времени в цифровой код, чем и объясняются низкая точность такого преобразователя.

Цель изобретения - повышение точности преобразования.

Поставленная цель достигается тем, что в преобразователь интервала времени в цифровой код, содержащий ум-тактный генератор эталонной частоты, блок управления, первые входы которого соединены с соответствующими выходами ги-тактного генератора эталонной частоты, М-тактный счетчик, счетные входы которого соединены с соответствующими выходами блока управления, блок переноса, информацион' ные входы которого соединены с первыми выходами Ш-тактного счетчика, а также однотактный счетчик, введены счетчик количества преобразований, элемент И, два элемента ИЛИ, сумматор, элемент.управления и дешифратор, причем счетный. вход счетчика количества преобразований соединен с первым входом’ элемента И, второй вход которого соединен с выходом счетчика количества преобразований, а выход с вторым входом блока управления, ft-входы м-тактного счетчика и блока управления и запрещающий вход блока переноса соединены с выходом го элемента ИЛИ, первый вход го соединен с первым выходом та управления, вход которого нен с третьим входом блока управления , а 6 других его выходов соединены соответственно с ^-входами управления сумматора, q входов первого слагаемого которого соединены с q выходами дешифратора, входы которого соединены с вторыми выходами Μ тактного счетчика, при этом q входов второго слагаемого сумматора соединен с его q выходами суммы, выход переноса сумматора соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом .блока переноса, а выход соединен со счетным входом однотактйого счетчика, R-вход которого соединен с К-входами сумматора и счетчика количества преобразований, а также с вторым входом первого элемента ИЛИ.

первокотороэлеменсоеди-—

На чертеже представлена функциональная блок-схема преобразователя интервала времени в цифровой код.

Преобразователь содержит w -тактный генератор 1 эталонной частоты, блок 2 управления, управляемый старти стоп-импульсами, уи-тактный счетчик 3, блок 4 переноса с входом запрета, однотактный счетчик 5, счетчик 6 количества преобразований, элемент И 7, элементы ИЛИ 8 и 9, сумматор 10, элемент 11 управления и дешифратор 12.

Преобразователь работает следующим образом.

уп-тактный генератор 1 эталонной частоты непрерывно выдает колебания .частотой f на каждом тактовом выходе.

По сигналу Сброс все блоки устройства устанавливаются в исходное нулевое состояние. При этом на выходе счетчика 6 устанавливается уровень логической единицы, а элемент И 7 открыт. Все устройство переходит в режим ожидания первого старт-импульса.

При появлении первого старт-импульса электронные ключи, имеющиеся в составе блока 2 управления, открываются и щ-тактная сетка импульсов появляется на выходе блока 2 управления. Счетчики 3 и 5 считают импульсы m-тактной сетки. При переполнении счетчика 3 в блоке 4. переноса формируется сигнал переноса, который через элемент ИЛИ 8 проходит в счетчик 5.

В момент появления первого стопимпульса закрываются электронные ключи блока 2 управления, в результате чего на его выходах пропадает ш-такт ная сетка импульсов эталонной частоты, а счетчики 3 и 5 прекращают счет. В них фиксируется код преобразуемого интервала времени Т*, ограниченного первым старт- и первым стоп-импульсами. При однократном преобразовании (т.е. интервал времени преобразовывается один раз) на этом заканчивается процесс. Результат, зафиксированный в счетчиках 3 и 5, определяет преобразуемый· интервал Т со среднеквадратической погрешностью · % - mf<6 *

Однако в устройстве стоп-импульс запускает в работу элемент 11 управления, который на своих выходах выдает соответствующие сигналы. К моменту выдачи первого сигнала с выхода элемента 11 управления в счетчике 3, дешифраторе 12 и_в сумматоре 10 должны закончиться все переходные процессы и закончиться суммирование. Суммированию подвергаются два числа:

одно с выхода дешифратора 12, а другое с выхода сумматора 10. На вход дешифратора 12 поступает код с выхода счетчика.3.

Счетчик 3 имеет у» разрядных триггеров. Поэтому входные сигналы на дешифратор 12 поступают по шине из отдельных (изолированных ) проводов. В счетчике 3 результат преобразования фиксируется в невзвешенном коде I Так как сумматор 10 работает только .во взвешенном коде, ’ то дешифратор 12 преобразует невзвешенный код счетчика 3 во взвешенный (позиционный) код.

По первому сигналу с выхода эле.мента 11 управления на выходе сумматора 10 получаем двоичное число ^А4 = ^{+ С}Ш где q - число с выхода дешифратора 12;.

Q - число на входе второго слагаемого сумматора 10, которое поступает с его выхода.

Так как после окончания первого цикла преобразования (по первому стоп-импульсу) временного интервала Т* на выходе сумматора 10 будет нулевой код, который устанавливается в нем перед началом преобразования сигналом Сброс”, то число Q = 0, а следователе’:с А^ = 0^ .

После действия первого импульса с выхода элемента 11 управления младшие разряда кода Т * окажутся в счетчике 3 и на выходе с^ -/.тора 10.

После первого импульса с выхода элемента 11 управления преобразова' тель интервала времени в цифровой код, в принципе, готов к проведению второго цикла преобразования временного интервала Т * по второму стартимпульсу. Но, чтобы результат второго преобразования был правильным, необходимо счетчик 3 привести в исходное нулевое состояние. Это производится вторым сигналом с выхода элемента 11 управления, который выдается с задержкой относительно первого. Второй импульс с соответствующего выхода элемента 11 управления, пройдя через элемент ИЛИ 9, устанавливает счетчик 3 в нулевое состояние .

Для того, чтобы при обнулении разрядных триггеров счетчика 3 не происходило формирование ложного импульса переноса в блоке переноса 4, на запрещающий вход блока переноса поступает тот же сигнал. Этот же сигнал поступает на вход блока 2 управления, где он подтверждает состояние, в котором оказался блок 2 управления, после действия послед|„него стоп-импульса.

Итак, после действия второго сиг-¹ нала с соответствующего выхода элемента 11 управления счетчик 3 будет в исходном нулевом состоянии, а результат первого, цикла преобразования 5 окажется зафиксированным в сумматоре 10 (младшие разряды кода) и в счетчике 5 ^старшие разряда).

Второй старт-импульс второго цик,ла преобразования временного интер10 вала пройдя через элемент И 7, открывает электронные ключи блока 2 управления, на выходе опять появляется М-тактная сетка импульсов эталонной частоты f. Эти импульсы будут 15 сосчитаны счетчиками 3 и 5. По срезу старт-импульса содержимое счетчика 6 увеличится на единицу. Второй стопимпульс закроет электронные ключи блока 2 управления и в счетчиках 3, 5 зафиксируется новый код, причем в счетчике 5 он равен 'сумме результатов преобразования в первом и во втором циклах, а в счетчике 3 зафиксируется лишь число сЦ₂(младшие разряда) 25 второго цикла преобразования. Число через дешифратор 12 поступит в сумматор 10, где сложится с хранящимся в нем числом =0_4Г и по первому сигналу с соответствующего вы30 хода элемента 11 управления на выходе сумматора 10 вместо числа А появится число

Далее процесс повторяется в таком же порядке, но при этом на выходе сумматора 10 с каждым циклом результат будет увеличиваться, и при наличии переполнения его разрядной сетки на выходе переноса сумматора 10 будет формироваться сигнал переноса, который через элемент ИЛИ 8 будет передаваться в счетчик 5. По срезу .каждого старт-импульса содержимое счетчика 6 количества преобразований ’будет увеличиваться на единицу. Так будет продолжаться до (К-1)-го цик ла включительно.

По срезу К—го старт-импульса в счетчике 6 зафиксируется число К, 50 а на его выходе уровень сигнала изменяется с уровня логической единицы на уровень логического нуля. В результате элемент И 7 закроется, и теперь, если даже и будут продолS5 жать поступать^; старт-импульсы, то они не смогут попасть в блок 2 управления. Стоп-импульсы при этом свободно могут проходить на блок 2 управления, но они будут только под40 тверждать закрытое состояние электронных ключей блока 2 управления, что не окажет никакого влияния на результат преобразования в К циклах. После появления К-го старт-импуль45 са идет К-ое преобразование как и

Ί во всех Предыдущих циклах. По К-му стоп-импульсу элемент 11 управления также выдает управляющие сигналы, и результат К-го преобразования из счетчика 3 через дешифратор 12 поступит в сумматор 10, где после суммирования с хранящимся там результатом фиксирует окончательный результат k-кратного преобразования интервала времени Ту . После этого, по второму управляющему импульсу с выхода элемента 11 управления результат ' в счетчике 3 стирается, все его разрядные триггеры устанавливаются в·’нулевое состояние.

Таким, образом, по окончании К-кратного преобразования временного интервала Τ_χ результат преобразования фиксируется в счетчике 5 (старшие разряды) и в сумматоре 10 ’ (младшие разряды). При этом цена единицы д младшего разряда кода равна ^ΔΜΛ mfK ’ а среднеквадратическая погрешность К-кратного преобразования составляет величину >

mf ^К ·

Таким образом, предлагаемыйпреобразователь позволяет использовать щ-тактные преобразователи время-кода в режиме многократного (К-кратного). преобразования временных интервалов,' что приводит к снижению погрешности преобразова'ния в УК раз.

Claims (2)

1. как он межет использоватьс  при любом значении iTj, потому что в нем длительность импульса переноса не зависит от количества тактов m и всегда больше при его построеНИИ не требуетс  повышени  быстродействи  элементов. Недостатком устройства  вл етс  невозможность его использовани  дл  многократного (К-кратного) преобразо вани  одного и того же интервала вре мени в цифровой код, чем и объ сн ютс  низка  точность такого преоб разовател .... Цель изобретени  - повышение точности преобразовани . Поставленна  цель достигаетс  тем, что в преобразователь инте;рвала времени в цифровой код, содержащий щ-тактный генератор э.талонной частоты , блок управлени , первые входы ко торого соединены с соответствующими выходами yvi-тактного генератора эталонной частоты, И1-тактный счетчик, счетные входы которого соединены с соответствующими выходами блока управлени , блок переноса, информацион ные входы которого соединены с первыми выходами V -TaKTHoro счетчика, а также однотактный счетчик, введены счетчик количества преобразований элемент И, два элемента ИЛИ, сумматор , элемент.управлени  и дешифратор причем счетный, вход счетчика количества преобразований соединен с пер вым входом элемента И, второй вход которого соединен с выходом счетчика количества преобразований, а выход .с вторым входом блока управлени , R-входы Ь1 тактного счетчика и блок управлени  и запрещающий вход блока переноса соединены с выходом первого элемента ИЛИ, первый вход которо го соединен с первым выходом элемен та управлени , вход которого соеди-- нен с третьим входом блока управлени  , а 6 других его выходов соединены соответственно с Р-входами управлени  сумматора, q входов пер вого слагаемого которого соединены с q выходами дешифратора, входы которого соединены с вторыми выхода NM hi тактного счетчика, при этом q входов второго слагаемого сумматора соединен с его q выходами сум мы, выход переноса сумматора соеди нен с первым входом второго элемент ИЛИ, второй вход которого соединен с выходом .блока переноса, а выход соединен со счетным входом однотакт Ного счетчика, R-вход которого сое динен с R-входами сумматора и счет чика количества преобразований, а также с вторым входом первого элемента ИЛИ. На чертеже представлена функциональна  блок-схема преобразовател  интервала времени в цифровой код. Преобразователь содержит w -тактный генератор 1 эталонной частоты, блок 2 управлени , управл емый стоп-импульсами, уи-тактный счетчик 3, блок 4 переноса с входом за- прета, однотактный счетчик 5, счетчик б количества преобразований, элемент И 7, элементы ИЛИ 8 и 9, сумматор 10, элемент 11 управлени  и дешифратор 12. Преобразователь работает следую щим образом. уу(-тактный генератор 1 эталонной частоты непрерывно выдает колебани  частотой f на каждом тактовом выходе. По сигналу Сброс все блоки устройства устанавливаютс  в исходное нулевое состо ние. При этом на выходе счетчика 6 устанавливаетс  уровень логической единицы, а элемент И 7 открыт. Все устройство переходит в режим ожидани  первого старт-импульса . При по влении первого старт-импульса электронные ключи, имеющиес  в составе блока 2 управлени , открываютс  и 71-тактна  сетка импульсов по вл етс  на выходе блока 2 управлени . Счетчики 3 и 5 считают импульсы уп-тактной сетки.При переполнении счетчика 3 в блоке 4 переноса формируетс  сигнал переноса, который через элемент ИЛИ 8 проходит в счетчик 5. В момент по влени  первого стопимпульса закрываютс  электронные ключи блока 2 управлени , в результате чего на его выходах пропадает ш-такт на  сетка импульсов эталонной частоты , а счетчики 3 и 5 прекращают счет. В них фиксируетс  код преобразуемого интервала времени Ту, ограниченного первым старт- и первым стоп-импульсами. При однократном преобразсэвании (т.е. интервал времени Т преобразовываетс  один раз) на этом заканчиваетс  процесс. Результат , зафиксированный в счетчиках 3 и 5, определ ет преобразуемыйинтервал Т со среднеквадратической погрешностью т - Однако в устройстве cтoп-и myльc запускает в работу элемент 11 управлени , который на своих выходах выдает соответствующие сигналы. К моменту выдачи первого сигнала с выхода элемента 11 управлени  в счетчике 3, дешифраторе 12 сумматоре 10 должны закончитьс  все переходные процессы и закончитьс  суммирование. Суммированию подвергаютс  два числа: одно с выхода дешифратора 12, а дру гое с выхода сумматора 10. На вход дешифратора 12 поступает код с выхода счетчика.3. Счетчик 3 имеет Wi разр дных триггеров. Поэтому входные сигналы на дешифратор 12 поступают по шине из отдельных (изолированных ) проводов . В счетчике 3 результат преобразовани  фиксируетс  в невзвешенном кодеТТак как сумматор 10 работает только .во взвешенном коде то дешифратор 12 преобразует невзве шейный код счетчика З.во взвешенный (позиционный) код. По первому сигналу с выхода эле|Мента 11 управлени  на выходе сумматора 10 получаем двоичное число N . +41, где Q - число с выхола дешифрато ра 12;. Q - число на входе второго Сла гаемого сумматора 10, кото рое поступает с его выхода Так как после окончани  первого цикла преобразовани  (по первому стоп-импульсу) временного интервала Т на выходе сумматора 10 будет нулевой код, который устанавливаетс  в нем перед началом преобразовани  сигналом Сброс, то число Qrt а следовате;-.:с А CJ . После действи  первого импульса с выхода элемента 11 управлени  мла шие разр ды кода Т окажутс  в счет чике 3 и на выходе с -- с-тора 10. После первого импульса с выхода элемента 11 управлени  преобразователь интервала времени в цифровой код, в принципе, готов к проведению второго цикла преобразовани  временного интервала Т по второму ста импульсу. Но, чтобы результат второго преобразовани  был правильным необходимо счетчик 3 привести в исходное нулевое состо ние. Это произ водитс  вторым сигналом с выхода элемента 11 управлени , который выдаетс  с задержкой относительно пер вого. Второй импульс с соответствую щего выхода элемента 11 управлени  пройд  через элемент ИЛИ 9, устанавливает счетчик 3 в нулевое состо ние . Дл  того, чтобы при обнулении разр дных триггеров счетчика 3 не происходило формирование ложного импульса переноса в блоке переноса 4, на запрещающий вход блока переноса поступает тот же сигнал. Этот же сигнал поступает на вход блока 2 управлени , где он подтверждает сос то ние, в котором оказалс  блок 2 управлени , после действи  послед1него стоп-импульса. . .- Итак, после действи  второго сигнала с соответствующего выхода элемента 11 управлени  счетчик 3 будет в исходном нулевом состо нии, а результат первого, цикла преобразовани  окажетс  зафиксированным в сумматоре 10 младшие разр ды кода и в счетчике 5 (старшие разр ды). Второй старт-импульс второго цикла преобразовани  временного интервала Tj, пройд  через элемент И 7, открывает электронные ключи блока 2 управлени , на выходе оп ть по вл етс  Ы-тактна  сетка импульсов эталонной частоты f. Эти импульсы будут сосчитаны счетчиками 3 и 5. По срезу старт-импульса содержимое счетчика 6 увеличитс  на единицу. Второй стопимпульс закроет электронные ключи блока 2 управлени  и в счетчиках 3, 5 зафиксируетс  новый код, причем в счетчике 5 он равен сумме результатов преобразовани  в первом и во втором циклах, а в счетчи-ке 3 зафиксируетс  лишь число а. ® разр ды) второго цикла преобраз вани . Число q через дешифратор 12 поступит в сумматор 10, где сложитс  с хран щимс  в нем числом А 0, и по первому сигналу с соответствующего выхода элемента 11 управлени  на выходе сумматора 10 вместо числа А. по витс  число V f2Далее процесс повтор етс  в таком же пор дке, но при этом на выходе сумматора 10 с каждым циклом результат будет увеличиватьс , и при наличии переполнени  его разр дной сетки на выходе переноса сумматора 10 будет формироватьс  сигнал переноса, который через элемент ИЛИ 8 будет передаватьс  в счетчик 5. По срезу каждого старт-импульса содержимое счетчика б количества преобразований будет увеличиватьс  на единицу. Так будет продолжатьс  до (К-1)-го цикла включительно. По срезу К-го старт-импульса в счетчике 6 зафиксируетс  число К, а на его выходе уровень сигнала измен етс  с уровн  логической единицы на уровень логического нул . В результате элемент И 7 закроетс , и теперь, если даже и будут продолжать пocтyпaть старт-импульсы, то они не смогут попасть в блок 2 управлени . СТоп-импульсы при этом свободно могут проходить на блок 2 управлени , но они будут только подтверждать закрытое состо ние электронных ключей блока 2 управлени , что не окажет никакого вли ни  на результат преобразовани  в К циклах. После по влени  К-го старт-импульса идет К-ое преобразование как и во всех 11редьщу1цих циклах. По К-му стоп-импульсу элемент 11 управлени  также вьздает управл ющие сигнсшы, и результат К-го преобразовани  из счетчика 3 через дешифратор 12 пост пит в сумматор 10, где после суммировани  с хран щимс  там результатом фиксирует окончательный результат К-кратного преобразовани  интервала времени Ту . После этого, по второму управл ющему импульсу с вых да элемента 11 управлени  результат в счетчике 3 стираетс , все его разр дные триггеры устанавливаютс  в-нулевое состо ние. Таким, образом, по окончании К-кр ного преобразовани  временного интервала Т. результат преобразовани  фиксируетс  в счетчике 5 (старшие разр ды) и в сумматоре 10 (младшие разр ды). При этом цена единицы л ,. младшего разр да кода равна МЛ а среднеквадратическа  погрешность К-кратного преобразовани  составл ет величину ,. i mf К Таким образом, предлагаемыйпреобразователь позвол ет использовать уу1 тактные преобразователи врем -кода в режиме многократного (К-кратного). преобразовани  времен ных интервалов, что приводит к сни женит погрешности преобразовани  в -/К раз. Формула изобретени  Преобразователь интервала времени в цифровой код, содержащий (п-та ный генератор эталонной частоты, бл управлени ,. первые входы которого соединены с соответствующими выхода ми yvi -тактного генератора эталонной /частоты, уг1-та.ктный счетчик, счетные входы которого соединены с соот- ветствующими выходами блока управлени , блок переноса, информационные входы которого соединены с первыми выходами г 1-тактного счетчика, а также однотактный счетчик, отличающийс  тем, что, с целью повьиаени  точности преобразовани , в него введены счетчик количества преобразований, элемент И, два элемента ИЛИ, сумматор, элемент управлени  и дешифратор, причем счетный вход счетчика количества преобразований соединен с первым входом элемента И, второй вход которого соединен с выходом счетчика количеству преобразований, а выход - с вторым входом блока управлени , R -входы у«-тактного счетчика и блока управлени  и запрещающий вход блока переноса соединены с выходом первого элемента ИЛИ, первый вход которого соединен с первым выходом элемента управлени , вход которого соединен с третьим входом блока управлени , а других его выходов соединены соответственно с 6 входами управлени  сумматора; ( входов первого слагаемого которого соединены с Q/ выходами дешифратора, входы которого соединены с вторыми-выходами m-тактного счетчика, при этом ф входов второго . слагаемого сумматора -соединены с его CJ, выходами суммы, выход переноса сумматора соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом блока переноса, а выход соединен со счетным входом однотактного счетчика, Я-вход которого соединен с R -входами сумматора и счетчика количества преобразований, а также с вторым рходом первого элемента ИЛИ. . , Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 29-2173, кл. Н 03 К 13/20, 1971.
2. 2.Авторское свидетельство СССР № 788375, кл. Н 03 К 13/20, 1980.

   OffOJl/

   fujr/9g

   /9 0jrff

   yOf/ fffffifJ

   : Of/Jff2ffffy JffOfO ff