SU942001A1 - Устройство дл сортировки чисел - Google Patents
Устройство дл сортировки чисел Download PDFInfo
- Publication number
- SU942001A1 SU942001A1 SU802924174A SU2924174A SU942001A1 SU 942001 A1 SU942001 A1 SU 942001A1 SU 802924174 A SU802924174 A SU 802924174A SU 2924174 A SU2924174 A SU 2924174A SU 942001 A1 SU942001 A1 SU 942001A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- decoder
- shift register
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
(5) УСТРОЙСТВО дл СОРТИРОВКИ ЧИСЕЛ
1
Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл определени числа разр дов кодированного сообщени при его приеме на регистр последовательным кодом.
Известно устройство дл сравнени измер емых величин с заданными, содержащее счетчик, схему задани чисел и схему сравнени l3.
Однако устройство требует значительных затрат оборудовани .
Наиболее близким к предлагаемому вл етс устройство дл сортировки чисел, содержащее регистр сдвига, информационный вход которого подключен к первому входу устройства, а входы установки в исходное состо ние к второму входу устройства, триггер, вход которого соединен с выходом регистра сдвига, дешифратор, входы которого подключены к выходам триггера и к третьему входу устройства, элемент запрета, информационный и первый
запрещающий вход которого соединены соответственно с выходом регистра сдвига и третьим входом устройства, второй и третий запрещак цие и разрещающие входы - с выходами Больше, Меньше и Равно дешифратора, а выход - с выходом устройства, и элемент И, первый вход которого подключен к тактовому входу устройства, второй вход соединен с выходом .Боль10 ше дешифратора, а выход - с тактирующими входами регистра сдвига и триггера 2.
Недостатком известного устройства вл етс его сложность.
15
Цель изобретени - упрощение устройств .
Указанна цель достигаетс тем, что в устройстве дл сортировки чисел , содержащем регистр сдвига, триг20 гер, дешифратор, элемент И и узел запрета, содержащий элемент И, элемент ИЛИ и триггер, причем информационный вход устройства соединен с
информационным входом регистра сдвига , вход сброса устройства подключен ко входам установки в нулевое состо ние регистра сдвига и триггера, выход регистра сдвига соединен со счетным входом триггера, пр мой и инверсный выходы которого подключены к первому и второму входам дешифратора соответственно, выход регистра сдвига соединен с первым входом элемента И узла запрета, вход управлени устройства подключен к первому входу элемента И, выход которого соединен с установочными входами регистра сдвига и триггера, вход опроса устройства гюдключен. к третьему входу дешифратора и к первому входу элемента ИЛИ узла запрета, выход которого соединен с входом установки в нулевое состо ние триггера узла запрета , пр мой выход которого подключен к второму входу элемента И узла запрета, первый выход дешифратора соединен с входом установки в единичное состо ние триггера узла запрета, второй выход дешифратора подключен к BiTOpOMy входу элемента ИЛИ узла запрета , третий выход дешифратора соединен с вторым входом элемента И, третий выход дешифратора соединен с третьим входом элемента ИЛИ узла запрета.
На чертеже представлена блок-схема устройства.
Устройство содержит регистр 1 сдвига , триггер 2, дешифратор 3. узел запрета, элемент И 5. информационный вход 6, вход 7 сброса, вход 8 управлени , выход 9 устройства, триггер 10 первого разр да регистра 1 сдвига Узел запрета содержит элемент И 11 триггер 12, элемент ИЛИ 13, информационный выход .
Устройство работает следующим образом ,
В исходном состо нии, после поступлени установочного импульса на вход 6, все разр ды регистра 1 сдвига за исключением первого,а также триггер 2 устанавливаютс в состо ни О. Этим же импульсом триггер 10 устанавливаетс в 1, Во врем приема кодированного сообщени последовательным кодом единица, предварительно записанна в первый разр д регистра 1, продвигаетс . В момент прихода сигнала на вход 7 либо поступлени единицы, записанной в первый разр д регистра 1, на триггер 2 дешифратор
3 выдел ет признак длины кодированного сообщени : Больше, Меньше, Равно ;
Сигнал признака конца сообщени поступает на первый запрещающий вход узла k запрета и устанавливает три|- гер 12 в О, при этом закрываетс элемент И 14. Это необходимо дл того, чтобы запретить прохождение сообщени на выход устройства до по влени на выходе дешифратора 3 сигнала Меньше. При по влении на выходах дешифратора 3 сигналов Больше или Меньше элемент И П также закрываетс . Если на выходе дешифратора 3 возникает сигнал Равно, то он поступит на единичный вход триггера 12, в результате чего откроетс элемент И 11, разреша прохождение сообщени на выход устройства.
Сигнал с одного из выходов-дешифратора 3 -поступает на узел запрета и разрешает выдачу и фopмaции из регистра 1 только в случае нормального формата прин того сообщени .
В предлагаемом устройстве сокращаютс аппаратурные затраты за счет удлени из схемы одного триггера и упрощени схемы дешифратора.Формула изобретени
Устройство дл сортировки чнсел, содержащее регистр сдвига., триггер, дешифратор, элемент И и узел запрета содержащий элемент И, элемент ИЛИ и триггер, причем информационный вход устройства соединен с информационным входом регистра сдвига, вход сброса устройства подключен к входам установки в нулевое состо ние регистра сдвига и триггера, выход регистра сдвига соединен со счетным входом триггера, пр мой и инверсный которого подключены к первому и второму входам дешифратора соответственно , выход регистра сдвига соединен с первым входом элемента И узла запрета , вход управлени устройства подключен к первому входу элемента И, выход которого соединен с установочными входами регистра сдвига и триггера , вход опроса устройства подключен к третьему входу дешифратора и к первому входу элемента ИЛИ узла запрета , выход которого соединен с входом установки в нулевое состо ние триггера узла запрета, пр мой выход которого подключен к второму входу элемента И узла запрета, первый выход дешифратора соединен с входом установки в единичное состо ние триггера узла запрета, второй выход дешифратора s подключен к второму входу элемента ИЛИ узла запрета, третий выход дешифратора соединен с вторым входом элемента И, отличающеес тем, что, с целью упрощени устройст-10 i4 ва,. третий выход дешифратора соединен с третьим входом элемента ИЛИ узла запрета.. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № , кл. G 06 F 7/0, 19772 .Авторское свидетельство СССР № 652558, кл. G Об F 7/06, 1977 ( прототип).
Claims (1)
- Формула изобретенияУстройство для сортировки чисел, содержащее регистр сдвига., триггер, дешифратор, элемент И и узел запрета, содержащий элемент И, элемент ИЛИ и триггер, причем информационный вход устройства соединен с информационным входом регистра сдвига, вход сброса устройства подключен к входам установки в нулевое состояние регистра сдвига и триггера, выход регистра сдвига соединен со счетным входом триггера, прямой и инверсный выводы которого подключены к первому и второму входам дешифратора соответственно, выход регистра сдвига соединен с первым входом элемента И узла запрета, вход управления устройства подключен к первому входу элемента И, выход которого соединен с установочными входами регистра сдвига и триггера, вход опроса устройства подключен к третьему входу дешифратора и к первому входу элемента ИЛИ узла запрета, выход которого соединен с входом установки в нулевое состояние триггера узла запрета, прямой выход5 942 которого подключен к второму входу элемента И узла запрета, первый выход дешифратора соединен с входом установки в единичное состояние триггера узла запрета, второй выход дешифратора 5 подключен к второму входу элемента ИЛИ узла запрета, третий выход дешифратора соединен с вторым входом элемента И, отличающееся тем, что, с целью упрощения устройст ва,· третий выход дешифратора соединен с третьим входом элемента ИЛИ узла запрета..
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802924174A SU942001A1 (ru) | 1980-03-26 | 1980-03-26 | Устройство дл сортировки чисел |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802924174A SU942001A1 (ru) | 1980-03-26 | 1980-03-26 | Устройство дл сортировки чисел |
Publications (1)
Publication Number | Publication Date |
---|---|
SU942001A1 true SU942001A1 (ru) | 1982-07-07 |
Family
ID=20895559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802924174A SU942001A1 (ru) | 1980-03-26 | 1980-03-26 | Устройство дл сортировки чисел |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU942001A1 (ru) |
-
1980
- 1980-03-26 SU SU802924174A patent/SU942001A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU942001A1 (ru) | Устройство дл сортировки чисел | |
SU739526A1 (ru) | Устройство дл сравнени двух чисел | |
SU652558A1 (ru) | Устройство дл сортировки чисел | |
SU650071A1 (ru) | Устройство дл группового сравнени двоичных чисел | |
SU911718A2 (ru) | Селектор импульсов по длительности | |
SU989558A1 (ru) | Устройство дл контрол двоичного кода на четность | |
SU411453A1 (ru) | ||
SU783975A1 (ru) | Устройство декодировани импульсной последовательности | |
SU842791A1 (ru) | Устройство дл сравнени чисел | |
SU970459A1 (ru) | Устройство дл контрол записи информации в накопитель с подвижным носителем | |
SU1005031A1 (ru) | Устройство дл сравнени чисел | |
SU746710A1 (ru) | Устройство дл контрол записи информации | |
SU1056190A1 (ru) | Устройство дл определени разности двух чисел | |
SU997038A1 (ru) | Устройство дл контрол параллельного двоичного кода на четность | |
SU1062698A1 (ru) | Генератор потоков случайных событий | |
SU980279A1 (ru) | Преобразователь интервала времени в цифровой код | |
SU997024A1 (ru) | Устройство дл ввода информации | |
SU1088143A2 (ru) | Устройство дл обнаружени ошибок бипол рного сигнала | |
SU962920A1 (ru) | Устройство дл определени экстремального числа | |
SU809293A1 (ru) | Устройство дл приема и передачииНфОРМАции | |
SU949533A1 (ru) | Устройство дл измерени приращени частоты | |
SU1156057A1 (ru) | Преобразователь @ -значного двоичного кода в @ -значный | |
SU875640A1 (ru) | Счетчик импульсов | |
SU1167608A1 (ru) | Устройство дл умножени частоты на код | |
SU1001454A1 (ru) | Устройство выделени одиночного @ -го импульса |