SU989558A1 - Устройство дл контрол двоичного кода на четность - Google Patents

Description

(5) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДВОИЧНОГО КОДА НА ЧЕТНОСТЬ

1

Изобретение относитс  к вычислительной технике и может быть использовано в цифровых устройствах, служащих дл  обмена данными в двоичном коде между, например, микропроцессором и периферийными устройствами и к которым предъ вл ютс  повышенные требовани  по обнаружению ошибок в .принимаемой информации.

Известно устройство дл  контрол  принимаемой информации, содержащее регистры, блоки свертки по модулю два и блок сравнени  1 1.

Однако данное устройство некоторую аппаратурную избыточно,сть из-за наличи  большого количества контрольного оборудовани  и ограниченные функциональныевозможности, что не позвол ет его использовать как дл  контрол  принимаемой информации , так и дл  кодировани  инс{юрмации при ее выдаче во внешнее .устройство .

Известно также устройство дл  контрол  двоичного кода на четность, содержащее распределитель импульсов, группу элементов И, элементы ИЛИ и триггеры 1 2.

5 Однако это устройство характеризуетс  недостаточной достоверностью контрол , так как оно не обнаруживает четные ошибки в принимаемой информации . Кроме того, указанное уст0 ройство обладает ограниченными функциональными возможност ми, так как оно производит только контроль принимаемой информации и не позвол ет осуществл ть кодирование информации

15 при ее выдаче во внешнее устройство.

Наиболее близким к изобретению  вл етс  устройство, содержащее группу элементов ИЛИ, элемент задержки, группу двухвходовых элементов И,

20 группу трехвходовых элементов И, регистр сдвига, триггер, последовательно соединенные многовходовой элемент И-НЕ и дЁухвходовой элемент И. Работа. 39 указанногЬ устройства основана на принципе осуществлени  вначале запис параллельного контролируемого двоичного кода в регистр сдвига и последующего считывани  кода с регистра сдвиги в виде последовательности импульсов на счетный вход триггера. Состо ние последнего указывает, какое количество сигналов (четное или нечетное) в контролируемом . Недостатком известного устройства  вл ютс  его ограниченные функциональные возможности из-за того, что оно не позвол ет производить нар ду с контролем прин той информации фор ,мирование контрольных разр дов в пе .редаваемой информации. Кроме того, устройство обладает невысоким быстродействием , поскольку в нем контроль значении разр дов параллельного двоичного кода осуществл етс  последовательно во времени с помощью регистра сдвига. При этом с увеличением длины контролируемого кода врем  его контрол  также увеличиваетс . Цель изобретени  - расширение функ циональных возможностей за счет формировани  контрольных разр дов в контролируемой информации. Поставленна  цель достигаетс  тем что в устройство дл  контрол  двоичного кода на четность, содержащее группу элементов И, элемент И-НЕ, эле мент И и триггер, причем выход элемента И-НЕ соединен с первым входом элемента И, выход которого.соединен со счетным входом триггера, выход триггера  вл етс  контрольным выходом устройства, дополнительно введены блок синхронизации, коммутатор и, группа блоковсверток по модулю два, причем управл ющие входы устройства Запись, Чтение и Пуск соединены соответственно с первым, вторым и третьим входами блока синхронизации, первый, второй, третий, четвертый и п тый вь1ходы которого соединены соответственно с первым и вторым управл  щим входами коммутатора, с вторым входом элемента И, с первыми входами элементов И группы и с выходом Окон чание контрол  устройства, перва  и втора  информационные группы входов устройства соединены соответственно с первой и второй группами входов коммутатора, выходы которого соедине- 55

ны с вторыми входами элементов И группы и со входами соответствующих блоков свертки по модулю два группы.

Claims (3)

1. ИЛИ. Число элементов И каждой группы и число элементов ИЛИ указанного комMyTaTopj должно быть равно количестпервые и вторые выходы которых соединены соответственно с вторыми входами соответствующих элементов И группы и с соответствующими входами элемента И-НЕ, входы контрольных разр дов устройства соединены с входом контрольного разр да соответствующего блока свертки по модулю два группы , тактовый вход устройства соединен с тактовым входом блока синхронизации . На чертеже приведена функциональна  схема предлагаемого устройства. Схема содержит группу элементов И 1, элемент И-НЕ 2, элемент ИЗ, триггер 4, контрольный выход 5, коммутатор 6, группу блоков 7 свертки по модулю два, каждый из которых включает в себ  четыре сумматора 8-11 по модулю два, блок 12 синхронизации, состо щий из регистра 13 сдвига дешифратора 14. Кроме того, устройство содержит управл ющие входы устройства 15 Запись, 16 Чтение, 17 Пуск. тактовь1и вход 18, первую группу 19 информационных входов, вторую группу 20 информационных входов, входы 21 контрольных разр дов устройства, выходы 22 информационных сигналов двоичного кода, выходы 23 контрольных разр дов (признаков четности) двоичного кода, управл ющий выход 24 окончани  контрол  устройства. Коммутатор 6 предназначен дл  коммутации информационных сигналов, например принимаемых 19 от абонента и выдаваемых 20 абоненту, на соответствующие свои выходы в зависимости от наличи  сигналов на его управл ющих входах. Если на первом управл ющем входе коммутатора 6 присутствует единичный сигнал, то на его выходы проходит перва  группа информационных сигналов 19. Если на втором управл ющем входе коммутатора 6 присутствует единичный сигнал, то на его выходы прбходит втора  группа информационных сигналов 20. При отсутствии единичных (разрешающих) сигналов на управл ющих входах коммутатора 6- информаци  с входов 19 или 20 не проходит на этого коммутатора . Из этого следует, что коммутатор 6 можно выполнить из двух групп двухвходовых элементов И и одной группы двухвходовых элементов ву символов кода, поступающего на входы 19 (20). Блок 7 свертки по модулю два предназначен дл  контрол  и кодировани  на чётность группы двоичных разр дов, например тетрады многоразр дного двоичного кода при его приеме, например, от микропроцессора или выдаче в него. Блок 12синхронизации предназнаг чен дл  выработки необходимых управл ющих сигналов. Он запускаетс  с приходом на вход 17 единичного сигнв ла Пуск, после него последовательно во времени вырабатывает выходные сигналы в зависимости от наличи  сигналов на входах 15 и 16. Если на входе 15 действует единичный сигнал Запись, то блок 12 вырабатывает н первом, третьем и п том своих выходах единичные сигналы. Если на входе 16 действует единичный сигнал Чтение , то указанный блок вырабатывает на втором, четвертом и п том своих ходах единичные сигналы. При этом после прихода на вход 17 единичного сигнала Пуск разр ды регистра 13 сдвига последовательно во времени устанавливаютс  в единичные состо ни  с помощью тактовых импульсов, действующих на шине 18. При формировании очередных управл ющих сигналов на выходах блока 12 сигналы с его других выходов не снимаютс . Указанные сигналы снимаютс  с соответствуй выходов блока 12 после сн ти  eди-; ничных сигналов Запись или Чтение с соответствующих входов 15 или 16, а при сн тии со входа 17 единичного сигнала Пуск происходит обнуление регистра 13 сдвига. В исходном состо нии на входах (кроме шины 18 тактовых импульсов) и выходах устройства присутствуют нулевые сигналы. На первых выходах блоков 7 (выходы сумматора 10) образуютс  нулевые сигналы. Поскольку эти сигналы поступают на инверсные входы сумматора 11, то на вторых выт ходах блоков 7 образуютс  единичные сигналы. Поэтому элемент И-НЕ 2 открыт и на его выходе действует нулевой сигнал, который блокирует срэбатывание элемента И 3 по первому вхоПредлагаемое устройство может работать в одном из двух режимов обмена данными с микропроцессором: в режиме Запись или в режиме Чтение. В первом режиме устройство осуществ98 86 л ет контроль кодировани  на четность принимаемой информации от микропроцессора , во втором - оно производит кодирование на четность информации , выдаваемой от абонента в микропроцессор. Работа устройства в режиме Запись происходит следующим образом. В этом случае от микропроцессора на шины 15 и 17 поступают соответственно сигналы Запись и Пуск, а на входы 19 и 21 соответственно инг формационные и контрольные разр ды параллельного двоичного кода. Тактовые импульсы, поступакнцие на вход 18, начинают заполн ть регистр 13 сдвига единичными сигналами. После первого тактового импульса на первом выходе блока 12 выдел етс  единичный сигнал , который, поступа  на коммутатор 6, коммутирует входную информацию с входов 19 на выходы коммутатора 6. Группа блоков 7 сверток по модулю два начинает .производить контроль на четность, например, каждой тетрады двоичного кода. Если на соответствующие четыре информационных входа блоков 7 поступит нечетное число единичных символов двоичного кода , то на соответствующие проверочные входы 21 должны поступить единичные сигналы. Если на указанные входы блоков 7 поступит четное число единиц, то на соответствующие проверочные входы 21 должны поступить нулевые сигналы. В том и другом случае состо ние выходного сумматора 11 этих блоков не измен етс , что, в свою очередь, не приводит к изменению исходного состо ни  элементов И-НЕ 2 и И 3. Так как- элемент И 3 заблокирован по первому входу, то сигнал опроса схемы контрол , вырабатываемый блоком 12 после третьего тактового импульса, не проходит через этот элемент, поэтому триггер не изменит своего состо ни . Это означает, что в контролируемом коде ошибок нет. Из описанного видно, что врем  контрол  двоичного кода в предлагаемом устройстве не зависит от его длины и составл ет три периода тактовых импульсов (трем тактам работы блока 12 опроса). Если при передаче двоичного кода произошло перерождение некоторых его информационных символов таким образом , что в прин том слове значение проверочных символов не соответствует четности суммы единичных символов (разр дов) в одной из тетрад при нимаемого кода, то соответствующий блок 7 свертки по модулю два срабатывает . На втором выходе этого блока (выход сумматора 11) единичный сигнал измен етс  на нулевой, вследствие чего элемент И-НЕ 2 срабатывает и на его выходе по витс  единичный сигнал. Блокировка с первого входа элемента ИЗ снимаетс  и поэто му сигнал опроса, поступающий на его второй вход с третьего выхода блока 12, проходит через элемент И 3 на вход триггера , Последний переключа етс  в единичное состо ние и на контрольном выходе 5 устройства по вл етс  сигнал ошибки в виде единич ного сигнала. После опроса результата контрол  прин той информации на п том выходе блока 12 вырабатываетс  единичный сигнал, который поступает на управл ющий выход 2 устройства. Это озна чает, что .контроль окончилс  и микро процессору разрешаетс  сн ть сигналы Запись, Пуск, информационные и проверочные сигналы двоичного кода с соответствующих входов данного уст ройства. После сн ти  указанных сигналов схема устройства приходит в исходное состо ние, за исключением триггера , если последний зафиксировал ошибку в прин той информации. Предлагаемое устройство, как и известные позвол ет обнаруживать все однократные ошибки и все случаи нечетного числа ошибок (3, 5 и т.д.), однако в отличие от известных устройств оно (за счет введени  в его схему группы блоков 7 свертки по модулю два дл  контрол  каждой тетрады двоичного кода) позвол ет обнаруживать все ошибки четной кратнос ти при условии, что хот  бы в одной из тетрад контролируемого кода имеетс  нечетное число ошибок. Работа устройства в режиме Чтени происходит следующим образом. На входы 20 устройства от какогонибудь абонента (например, аппарату ры передачи данных, печатающего уст ройства, пультов и т.д.) поступают информационные сигналы в виде параллельного двоичного кода. Одновременн на входы 16 и 17 от микропроцессора поступают сигналы Чтение и Пуск, вследствие,чего тактовые импульсы начинают заполн ть регистр 13 сдвига единичными сигналами. После двух тактовых импульсов на втором выходе, блока 12 выдел етс  единичный сигнал, который, действу  на второй управл ющий вход коммутатора 6, считывает информацию со второй группы информационных входов 20 на выходы указанного коммутатора. С выходов коммутатора 6 информаци  поступает на входы группы блоков 7 свертки по модулю два и на входы группы элементов И 1. В блоках 7 информаци  кодируетс  на четность, а результат кодировани  с первых выходов этих блоков поступает на соответствующие входы группы элементов И 1. Через два периода тактовых импульсов по отношению к началу кодировани  блок 12 вырабатывает на своем четвертом выходе единичный сигнал, который, поступа  на общий вход группы элементов И 1, считывает с этих элементов информацию на выходы 22 и 23 двоичного кода устройства. Так как в режиме Чтение единичный сигнал Запись на шине 13 отсутствует , то на первом и третьем выходах блока 12 управл ющие (единичные ) сигналы не формируютс . Поэтому этом режиме формирование сигнала ошибки на контрольном выходе 5 устройства исключаетс , так как элемент И 3 заблокирован по второму входу. Через такт после выдачи кодированной информации на выходы устройства блок 12 выдает на управл ющий выход 24 устройства единичный сигнал, в ответ на который снимаютс  с соответствующих входов устройства сигналы Чтение и Пуск и сигналы информации . После этого устройство приходит в исходное состо ние. Таким образом, предлагаемое уст ройство производит не только контроль принимаемой информации, но и осуществл ет кодирование информации-, подлежащей выдаче во внешнее устройство . Нова  совокупность признаков такого устройства позвол ет значительно повысить достоверность контрол  и расширить функциональные возможности известного устройства. Формула изобретени  Устройство дл  контрол  двоичного кода на четность, содержащее группу элементов И, элемент И-НЕ, элемент И/

   и триггер, причем выход элемента И-НЕ соединен с первым входом элемента И, выход которого соединен со счетным входом триггера, выход триггера  вл етс  контрольным выходом устройства, отличающеес  тем, что, с целью расширени  функциональных возможностей устройства за счет формировани  контрольных разр дов в контролируемой информации, в устройство введены блок синхронизации , коммутатор и группа блоков сверток по модулю, два, причем управл ющие входы устройства Запись, Чтение и Пуск соединены соответственно с первым, вторым и третьим входами блока синхронизации, первый , второй, третий, четвертый и п тый выходы которого соединены соответственно с первым и вторым управл ющим входами коммутатора, с-вторым входом элемента И, с первыми входами элементов И группы и с выходом Окончание контрол  устройства, перва  и втора  информационные Группы входов устройства соединены соответственно с первой и второй группами входов коммутатора, выходы которого соединены с вторыми входами элементов И группы.и с входа 1и-соответст- . вующих блоков свертки по модулю два группы, первые и вторые выходы которых соединены соответственно с вторыми входами соответствующих элементов И группы и с соответствующими входами элемента И-НЕ, входы .контрольных разр дов устройства соединены с входом контрольного разр да соответствующего блока свертки по модул два группы, тактовый вход устройства соединен с тактовым входом блока синхронизации.

   Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 739538, к . G Об F 11/08, 1980.
2. 2.Авторское свидетельство СССР № 7Н58, кл. G 06 F II/ID, 19ВО.
3. 3.Авторское свидетельство СССР If , кл. G Об F 11/10, 1980

   (прототип).

   П 18 2