RU1805466C - Устройство микропрограммного управлени с контролем - Google Patents
Устройство микропрограммного управлени с контролемInfo
- Publication number
- RU1805466C RU1805466C SU904873525A SU4873525A RU1805466C RU 1805466 C RU1805466 C RU 1805466C SU 904873525 A SU904873525 A SU 904873525A SU 4873525 A SU4873525 A SU 4873525A RU 1805466 C RU1805466 C RU 1805466C
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- block
- inputs
- counter
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано при построении устройств микропрограммного управлени с обнаружением и исправлением ошибок. Целью изобретени вл етс повышение отказа устойчивости устройства. Дл достижени указанной цели устройство микропрограммного управлени с контролем содержит счетчик 1, блок пам ти 3i - 3k микрокоманд, блок 5 контрол , два элемента И 6, 7, элемент ИЛИ 14, два триггера 8, 9, мажоритарный блок 4, два формировател 11, 12 импульсов, сумматор 13, счетчик 2 и генератор 10 импульсов. 2 ил.
Description
И
15
Фиг.1
СО
о ел
Јь
о
Os
Устройство относитс к вычислительной технике и может быть использовано при построении устройств микропрограммного управлени с обнаружением и исправлением ошибок.
Целью изобретени вл етс повышение отказоустойчивости устройства.
На фиг.1 приведена структурна схема устройства микропрограммного управлени с контролем; на фиг.2 - структурна схема мажоритарного блока; на фиг.З - временные диаграммы врем задающих узлов устройства.
Устройство микропрограммного управлени с контролем содержит первый 1 и второй 2 счетчики, группу Зч-Зк блоков пам ти микропрограмм, мажоритарный 4 блок, блок 5 контрол , первый 6 и второй 7 элементы И, первый 7 и второй 9 триггеры, генератор 10 импульсов, первый 11 и второй 12 формирователи импульсов, сумматор 13 и элемент 14 ИЛИ. Вход синхронизации 15 устройства соединен с установочным входом триггера 8. Выход микроопераций 16 устройства соединен с выходом мажори- тарного блока 4 и с выходом информационным блока 5. Выход стробировани микроопераций 17 устройства соединен с выходом элемента Ибис первым входом элемента ИЛИ 14. Выход 18 ошибки устрой- ства соединён с выходом триггера 9 и с инверсным стробирующим входом блока 5. Вход сброса устройства 19 соединен с входом сброса триггера 9. Выходы 20 блоков 3 соединены с входами блока 4. Установоч- ный 21 вход устройства соединен с соответствующим входом блока 4. Выходы блока 1 соединены с адресными входами всех блоков 3 и с первой группой входов блока 13. Информационные входы второй группы это- го блока соединены с выходами информационными блока 2, выход обнулени которого соединен с третьим входом элемента И 7. Пр мой и инверсный выходы блока 5 соединены с первыми входами соответственно элементов И 6 и 7, вторые входы которых объединены и соединены с выходом блока 12. Выход элемента И 7 соединен с установочным входом блока 9 и с вторым входом блока 14. Выход блока 8 соединен с управл ющим входом блока 10, выход которого подключен к счетным входам блоков 1 и 2, к входам чтени блоков 3 и к входам блоков 11 и 12, выход блока 11 подключен к второму (пр мому) стробирующему входу блока 5. Выход блока 13 соединен с информационными входами блока 1, выход элемента 14 - с установочным входом блока 2, с входом сброса блока 8 и со счетным входом блока 1.
Мажоритарный блок 4 (фиг.2) содержит группу сумматоров 22, группу устройств сравнени 23 и регистр 24. Информационные входы регистра соединены с установочным 21 входом устройства (среди них есть и синхровход - при необходимости). Выходы сумматоров 22 соединены с первыми группами входов соответствующих устройств сравнени 23, вторые входы которых объединены и соединены с выходом регистра 24. выходы устройств 23 вл ютс выходами блока 4. Выходы каждого сумматора 22 соединены с одноименными разр дными входами блока 4 и с одноименными разр дными выходами блоков 3.
Устройство работает следующим образом .
В исходном состо нии счетчик адреса 1 занесен адрес первой микрокоманды некоторой программы (например - нулевой). В блоки 3 занесены - в N последовательных смежных чеек пам ти - код очередной микрокоманды (таким образом, в каждом блоке 3 пам ти реализуетс N-кратное резервирование каждой микрокоманды). Информаци , записанна во все блоки 3 пам ти, совершенно идентична; таким образом реализуетс К-кратное резервирование блоков пам ти микрокоманд. В регистр 24 блока 4 занесен код числа К - количества блоков 3. Во второй счетчик 2 занесен код числа N - числа повторений команды в каждом блоке пам ти 3. Триггеры 8 и 9 - в нулевом состо нии . Цепи начальной установки на чертежах не показаны. Не выделен также синхровход в составе входов 21 регистра 24, по сигналу с которого число К заноситс в этот регистр. Генератор импульсов 10 не формирует импульсов, так как он закрыт сигналом с триггера 8.
Работа устройства начинаетс с подачи тактового импульса на вход 15. Триггер 8 устанавливаетс в единичное состо ние и выдает разрешающий сигнал на генератор 10, который начинает формировать импульсы управлени на устройство. Соотношение длительностей импульсов с генератора 10 и формирователей 11 и 12 приведено на фиг.З. Дл реализации импульсов такого вида формирователи 11 и 12 могут быть выполнены в виде последовательно соединенных элемента задержки и одновибратора.
Импульс положительной пол рности с выхода генератора 10 поступает на счетный вход счетчика 2, работающего в режиме вычитани , и передним фронтом уменьшает его содержимое на единицу. Заметим, что в то врем как счетчик 2 работает в режиме вычитани (всегда) и переключаетс по переднему фронту, счетчик 1
работает на сложение и переключаетс по заднему фронту.
Импульс с блока 10 поступает на блоки 11 и 12 и на блоки 3 пам ти, которые устанавливаютс в режим чтени и выдают на блок 4 коды микрокоманд, записанные в их одноименных чейках.
В мажоритарном блоке 4 одноименные разр ды всех блоков пам ти соединены с входами соответствующего сумматора 22, в котором формируетс код количества единиц , поступающих на его входы, поданному разр ду. Если сумма единиц, сформированна на выходе сумматора 22 в виде двоичного кода, равна коду, поступающему с регистра 24 (или в общем случае - равна или больше этого кода, что обеспечиваетс использованием соответствующего выхода - Больше или равно устройства сравнени , или, при наличии в нем раздельных выходов Больше и Равно - объединением их по ИЛИ), с выхода устройства сравнени на выход блока 4 по данному разр ду формируетс единичное значение сигнала. Это означает , что мажоритарный блок прин л решение о наличии единицы в данном разр де . В более общем случае в регистр 24 записываетс не число К, а число в пределах от К/2 до К, чем и реализуетс мажоритарный принцип работы блока 4, т.е. если большинство значений сигналов с выходов блоков 3 имеют единичное значение, на выходе данного разр да - единичный сигнал, иначе - нулевой. Этот метод позвол ет гибко регулировать порог срабатывани мажоритарного блока и таким образом измен ть степень жесткости прин ти решени при ошибках в отдельных блоках пам ти.
Выходные сигналы с блока 4 поступают на выход 16 микроопераций - информационный выход устройства и на блок контрол , который совершенно совпадает с блоком контрол прототипа и представл ет собой блок проверки информации (естественно, как и в прототипе, предварительно закодированной и в закодированном виде записанной в блоки пам ти) на четность или по коду Хемминга. Работа блока контрол синхронизируетс импульсом с формировател 11, поступающим на него с задержкой относительно сигнала с генератора 10 с целью сформировани к моменту его поступлени сигналов на шине 16. При верной микрокоманде (по результатам работы блока 4, блок контрол 5 не обнаружено ошибки) на элемент 6 выдел етс разрешающий положительный потенциал. При срабатывании (с некоторой задержкой, требующейс дл срабатывани блока 5) формировател 12 импульс с его выхода в данном случае проходит на выход 17 стробировани микроопераций устройства дл разрешени приема получателем микрокоманды и через элемент ИЛИ 14 на вход сброса триггера 8 и
синхровход счетчика 1, по этому сигналу в счетчик 1 записываетс код начальный новой (следующей) команды. Этот код образуетс путем суммировани в сумматоре 13 (в случае правильного формировани коман0 ды в первом такте работы) начального адреса данной команды и числа -1 из счетчика 2 (вернее, так формируетс последний адрес данной команды, однако первый адрес следующей команды формируетс в момент
5 окончани тактового импульса, так как по его заданному фронту инкрементируетс счетчик 1).
Таким образом, при правильном формировании очередной микрокоманды в первом
0 же такте она выдаетс получателю, а устройство переходит в состо ние готовности к формированию по следующему синхроимпульсу с входа 15 новой микрокоманды. В том случае когда в первом такте блок
5 контрол выдает сигнал ошибки на инверсный выход, описанных операций не происходит; импульс ошибки также в первом такте не поступает на выход элемента 7, так как он закрыт сигналом нулевого уровн с
0 выхода обнулени счетчика 2. Первый такт. таким образом, вл етс неудачным.
Во втором такте происходит то же, что и в первом, однако по окончании первого такта задним фронтом (спадом) импульса с
5 генератора 10 счетчик 1 переводитс в следующий адрес данной микрокоманды.
Если второй и последующий такты (кроме последнего) неудачны, устройство работает аналогично описанному. Так же оно
0 работает, если один из тактов, кроме последнего (и последний-тоже), -удачен. При этом в зависимости от номера удачного такта ему соответствует содержимое счетчика 1 и - за счет отсчета счетчиком 2 в обратном
5 направлении - дополнение этого кода до последнего адреса данной команды; таким образом, на любом удачном такте при прин тии решени а правильности команды она выдаетс , и устройство переходит в ре0 жим готовности по следующему синхроимпульсу приступить к выдаче следующей команды.
В том случае когда все такты выдачи данной команды неудачны, на последнем
5 такте очередное декрементирование счетчика 2 приводит к его обнулению, что вызывает по вление единичного потенциала на его выходе обнулени , этот сигнал открывает элемент И 7; если и последний такт (последн попытка) неудачен, то сигнал
ошибки с блока 5 проходит через элемент И 7 и устанавливает триггер 9 в единичное состо ние, сигнализиру об ошибке при выдаче данной микрокоманды. Этот же сигнал устанавливает устройство вновь в исходное состо ние, как описано выше.
Claims (1)
- Сигналом на входе 19 можно, как и в прототипе, устанавливать устройство - его элемент, фиксирующий ошибки - триггер 9 - в исходное состо ние. Формула изобретени Устройство микропрограммного управлени с контролем, содержащее первый счетчик, первый блок пам ти микрокоманд, блок контрол , два элемента И, элемент ИЛИ и два триггера, причем выход первого счетчика соединен с адресным входом блока пам ти микрокоманд, выход второго триггера вл етс выходом ошибки устройства и соединен с первым стробирующим входом блока контрол выход второго элемента И соединен с установочным входом второго триггера, отличающеес тем, что с целью повышени отказа устойчивости устройства, в него введены К-1 блоков пам - ти микрокоманд, мажоритарный блок, два формировател импульсов, сумматор, второй счетчик и генератор импульсов, причем вход синхронизации устройства соединен с входом запуска-останова генератора им- пульсов, выход которого соединен со счетными входами первого и второго счетчиков, с входами чтени блоков пам ти, с входами первого и второго формирователей импульсов, выход первого формировател импульсов соединен с вторым стробирующим входом блока контрол , выход второго формировател импульсов - с первыми входами первого и второго элементов И, вторые входы которых соединены соответственно с пр мым и инверсным выходами ошибки блока контрол , третий вход второго элемента И соединен с выходом признака обнулени второго счетчика, информационные выходы которого соединены с первой группой входов сумматора, втора группа входов которого подключена к выходам первого счетчика и адресным входам блоков пам ти микрокоманд с второго по (К-1)-й, а выходы - с информационными входами первого счетчика, синхровход которого соединен с входом сброса первого триггера, установочным входом второго счетчика и выходом элемента ИЛИ, первый вход которого соединен с выходом первого элемента И и вл етс выходом стробировани микроопераций устройства, а второй вход соединен с выходом второго элемента И и установочным входом второго триггера, вход сброса которого вл етс входом сброса устройства, выходы блоков пам ти микрокоманд соединены с входами мажоритарного блока, выход которого вл етс выходом микроопераций устройства и соединен с информационным входом блока контрол , установочный вход устройства соединен с соответствующим входом мажоритарного блока.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904873525A RU1805466C (ru) | 1990-10-10 | 1990-10-10 | Устройство микропрограммного управлени с контролем |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904873525A RU1805466C (ru) | 1990-10-10 | 1990-10-10 | Устройство микропрограммного управлени с контролем |
Publications (1)
Publication Number | Publication Date |
---|---|
RU1805466C true RU1805466C (ru) | 1993-03-30 |
Family
ID=21540172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904873525A RU1805466C (ru) | 1990-10-10 | 1990-10-10 | Устройство микропрограммного управлени с контролем |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU1805466C (ru) |
-
1990
- 1990-10-10 RU SU904873525A patent/RU1805466C/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР № 1309024,кл. G 06 F 9/22, 1983. 2. Авторское свидетельство СССР № 1508211, кл. G06 F 9/22, 11/10, 1986. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU1805466C (ru) | Устройство микропрограммного управлени с контролем | |
SU1667280A1 (ru) | Устройство дл контрол и резервировани информационно-измерительных систем | |
SU1536386A1 (ru) | Кодер | |
SU1594533A1 (ru) | Микропрограммное устройство управлени с контролем и восстановлением | |
SU1065855A1 (ru) | Микропрограммное устройство управлени | |
SU1755284A1 (ru) | Устройство дл контрол информации | |
SU1120326A1 (ru) | Микропрограммное устройство управлени | |
SU1642472A1 (ru) | Устройство дл контрол выполнени последовательности действий оператора | |
SU1658190A1 (ru) | Устройство дл контрол монотонно измен ющегос кода | |
SU989558A1 (ru) | Устройство дл контрол двоичного кода на четность | |
RU2079165C1 (ru) | Устройство для отсчета времени | |
SU809397A1 (ru) | Запоминающее устройство с кор-РЕКциЕй ОшибОК | |
SU830386A1 (ru) | Микропрограммное устройствоупРАВлЕНи | |
SU1188743A1 (ru) | Устройство дл имитации объекта контрол | |
SU943728A1 (ru) | Микропрограммное устройство управлени | |
SU1068937A1 (ru) | Устройство микропрограммного управлени | |
SU1621026A1 (ru) | Микропрограммное устройство управлени с контролем | |
SU1365091A1 (ru) | Микропрограммный процессор | |
SU1080132A1 (ru) | Устройство дл ввода информации | |
SU1005060A2 (ru) | Устройство дл контрол информационного тракта "запоминающее устройство команд-процессор | |
RU1807487C (ru) | Устройство дл коррекции ошибок вычислительного процесса | |
SU1280627A1 (ru) | Микропрограммное устройство управлени с контролем | |
SU1187173A1 (ru) | Устройство дл лексического анализа символьного текста | |
SU1659983A1 (ru) | Программируемое устройство управлени | |
SU959078A1 (ru) | Микропрограммное устройство управлени |