SU943728A1 - Микропрограммное устройство управлени - Google Patents

Description

(5) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ

1

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при разработке микропрограммных устройств управлени  высоконадежных выми9лительных и управл ющих систем.

Известно микропрограммно.е устройство управлени  l Недостатком этого устройства  вл етс  низка  функциональна  надеж- j ность, вызванна  невозможностью реализации устройствами микрокоманд, при выполнении которых обнаружен устойчивый отказ. При обнаружении сбоев в этом устройстве осуществл етс  по- 5 вторение соответствующих микрокоманд и если после определенного числа повторений сбой не устран етс , производитс  блокировка работы и переход в режим диагностировани . 20

Наиболее близким по технической сущности и достигаемому положительному эффекту к предлагаемому  вл етс  микропрограммное устройство управлени , содержащее последовательно соединенные адресный регистр, первый дешифратор, первый запоминающий блок, буферный регистр, первый блок элементов И, выход которого соединен с первым входом адресного регистра, второй вход которого  вл етс  входом кода операции устройства, а установочный вход соединен со вторым выходом первого запоминающего блока, третий и четвертый выходы которого соединены соответственно с первыми информационньми входами счетчика микрокоманд и счетчика адреса, установочный вход которого соединен с управл ющим входом первого дешифратора, выходом первого элемента И и установочным входом буферного регистра, второй вход которого соединен с выходом второго блока элементов И, первый вход которого  вл етс  входом логических условий устройства, второй вход соедиг нен с первым выходом второго запоми-ч нающего блока, а третий - с его вто39 рым и третьим выходами, четвертый выход второго запоминающего блока  вл етс  выходом микроопераций устро ства, а п тый, выход соединен со счет ным входом счетчика микрокоманд, выходы которого через второй элемент И соединены с первыми входами первого и третьего элементов И, а через элемент НЕ - с первым входом четвертого элемента И, выход которого соединен с упрзавл ющим входом второго дешифратора , выход которого соединен со входом второго запоминающего блока; второй вход четвертого элемента И соединен с выходом генератора импуль сов, а через первый элемент задержки - со вторьм входом первого элемен та И и входом второго элемента задержки , выход которого соединен со вторым входом третьего элемента И, выход которого соединен со вторым входом первого блока элементов И 2 Недостатком указанного устройства  вл етс  низка  функциональна  надежность, обусловленна  отсутствием возможности самовосстановлени  работы при устойчивом отказе одной из микрокоманд , отказе соответствующих цепей управлени  операционного блока или разр дов микроопераций запоминающего блока . Целью изобретени   вл етс  повышение функциональной надежности устройства . Поставленна  цель достигаетс  тем что микропрограммное устройство упра лени , содерждщее регистр адреса, дв дешифратора, два блока пам ти, буфер ный регистр, счетчик микрокоманд, счетчик адреса/ четыре элемента И, два элемента задержки, генератор так товых импульсов,два блока элементов И, элемент НЕ, причем выход первого блока элементов И подключен к первому входу регистра адреса, второй вход которого соединен с входом кода операции устройства, а установочный вход - с первый выходом первого блог ка ПШ4ЯТИ, второй и третий выходы которого подклочены соответственно к информационным входам счетчика микрокоманд и счетчика адреса, установочный вход которого соединен с управл ющим рходом первого дешифрато ра, выходом первого элемента И и установочным входом буферного регистра первый вход которого подключен к выходу второго блок,а элементов И, второй вход соединен с четвертым выходом первого блока пам ти, адресный вход которого подключен к выходу первого дешифратора, .вход которого соединен с выходом регистра адреса, выход буферного регистра соединен с первым входом первого блока элементов И, второй вход которого подключен к выходу второго элемента И, первый вход которого соединен с первым входом первого элемента И, а через элемент НЕ с первым входом третьего элемента И и с выходом четвертого элемента И, входы которого подклочены к выходам счетчика микрокоманд , сметный вход которого соедиг нен с первым выходом второго блока пам ти, второй выход которого подключен к первому входу второго блока элементов И, второй вход которого подключен к входу логических условий устройства, а третий вход второго блока элементов И соединен с третьим и четвертьм выходами второго блока пам ти, п ть1Й выход которого соединен с выходом микроопераций устройства , вход второго блока пам ти соединен с выходом второго дешифратора, управл ющий вход которого подключен к выходу третьего элемента И, второй вход которого соединен с выходам генератора тактовых импульсов и через первый элемент задержки - с вторым входом первого элемента И, а выход первого элемента задержки соединен через второй элемент задержки с вторым входом второго элемента И, дополнительно содержит счетчик эквивалентной последовательности, узел контрол  четности, третий, четвертый, п тый и шестой блоки элементов И, блок элементов ИЛИ, п тый и шестой элементы И, элемент ИЛИ и триггер, причем п тый выход второго блока пам ти соединен с входом узла контрол , выхой которого подключен к первому входу элемента ИЛИ, второй вход которого соединен с входом отказа операционного блока устройства, а выход - с единичным входом триггера, нулевой вход которого подключен к установочному входу счетчика эквивалентной последовательности и к шестому выходу второго блока пам ти, третий и четвертый выходы которого соединены соответственно с первыми входами третьего и четвертого блоков элементов И, к вторым входам которых подключен седьмой выход второго блока пам ти, а третьи входы соединены с единичным выходом триггера, с инверсный входом п того элемента И, с первым входом шестого элемента И, а также инверсиым входом п того блока элементов И и с первым входом шестого блока элементов И, второй вход которого подкл чен к выходу счетчика эквивалентной последовательности, а выход - к первому входу блока элементов ИЛИ, втот рой вход которого соединен с выходом п того блока элементов И, вход которого подключен к выходу счетчика адреса , выход блока элементов ИЛИ соединен с входом второго дешифратора, второй вход шестого элемента И соединен с входом п того элемента И и с первым выходом второго блока пам т ти, выходы п того и шестого элементов И соединены с счетными входами счетчиков адреса и эквивалентной последовательности соответственно, выходы третьего и четвертого блоков элементов И подключены к информацион иым входам вчетчика микрокоманд и счетчика эквивалентной последователь ности соответственно. Сущность изобретени  состоит в повышении функциональной надежности за счет использовани  естественной информационной избыточности и восста новлени  выполн емой микропрограммы путем: реализации микрокоманд, при выполнении которых обнаружен отказ, в виде эквивалентных линейных последовательностей операционных микрокоманд; задани  в свободном поле (формата) логических условий формата микрокаманд специальных кодов, по которым осуществл етс  переход к реализации эквивалентных последовательностей . На чертеже представлена схема мик ропрограммного устройства управлени . Устройство содержит блок 1 элемен тов И, регистр адреса 2, вход 3 кода операций, дешифратор k, блок 5 пам ти (с полем 6 метки считывани  ) с полем 7 косвенного адреса, полем 8 начального адреса, полем 9 длины линейной последовательности блока 10 элементов И, вход 11 логических усло вий, буферный регистр 12, элемент ИЛИ 13, вход 14 отказа операционного блока триггер 15, счетчик 1б микрокоманд , элемент И 17, элемент .НЕ 18, счетчик 19 адреса, блок 20 элементов И, блок 21 элементов ИЛИ, дешифратор 22, блок 23 пам ти с полем 2 метки ветвлени , полем 25 микроопераций , полем 26 логических условий , полем 27 метки микрокоманд, полем 28 метки считывани , полем 29 метки конца последовательности, узел 30 контрол  на четность, генератор 31 тактовых импульсов, элемент И 32, элемент И 33, блок 3 элементов И, блок 35 элементов И, счетчик 36 эквивалентной последовательности, элемент И 37, блок 38 элементов И, элемент ЗЭ задержки, элементы И tQ, «I, элемент k2 задержки, выход микрокоопераций устройства. Устройство работает следующим образом . В исходном состо нии все элементы пам ти обнулены, а в регистр 2 записан начальный адрес (код операции ) . Тактовый импульс от генератора 31 проходит через открытый элемент И 37 на вход дешифратора k и из блока 5 считываетс  перва  адресна  микрокоманда. Регистр 2 обнул етс , в буферный регистр 12 записываетс  косвенный адрес очередной Микрокоманды , в счетчик адреса записываетс  начальный адрес первой линейной последовательности, а в счетчик t6 микрокоманд - код ее длины. В результате единичный сигнал на выходе элемента И 17 исчезает, а элемент И 32 открываетс . Тактовые импульсы от генератора 31 через элемент И 32 поступают на дешифратор 22 и из блока 23 считываютс  операционные микрокоманды, которые поступают на выход 3. При этом сигналы с пол  28 уменьшают содержимое счетчика 16 и увеличивают содержимое счетчика 19. проход  через элемент И 33. Адрес очередной операционной микрокоманды поступает со счетчика 19 через блок элемента И 20. Элемент ты И АО, 3. 35 и 38 при этом остаютс  закрытыми. При считывании микрокоманд ветвле ) ни  код логических условий из пол  2б передаетс  на вход блока 10 элементов И и осуществл ет модификацию адреса , хранимого регистром 12. После считывани  последней микрокоманды происходит обнуление счетчика 16 и на выходе элемента И 17 по вл етс  единичный сигнал. По импульсу, проход щему через элемент 42 задержки

и открытый элемент И 41, происходит передача кода из буферного регистра 12 в адресный регистр 2 через блок 1 элементов И. Следующий тактовый импульс от генератора 31 поступает через элемент 39 задержки на выход элемента И 37 и производит обнуление счетчика 19 адреса, буферного регистра 23) а также считывание очередной адресной синхрокоманды из блока 5После этого обнул етс  регистр 2 сигналом с пол  6 и закрываетс  элемент И il вследствие записи информации в счетчик 16. В результате, импульс через элемент И Al не проходит и далее осуществл етс  считывание информации из блока 23 в соответстви с описанным выше алгоритмом.

Рассмотрим работу устройства при обнаружении отказа после считывани  операционной микрокоманды. Сигнал отказа в этом случае формируетс  Элементом ИЛИ 13 либо вследствие по влени  сигнала на входе 1, который свидетельствует об отказе цепей операционного блока, задействованных при выполнении данной микрокоманды, либо в результате обнаружени  отказа в разр дах микроопераций узлом 30 контрол  на четность. По сигналу от элемента ИШ 13 триггер 15 ycтaнaвлV1вaетс  в единичное состо ние, закрыва  элементы И 33 и 20 и открыва , элеменI ты И 40, и 38.По метке,записанной в поле 27, информаци  из пол  26 через блоки элементов 35, 38 поступает в счетчики 1б, 19 соответст-i венно. При этом в счетчике 16 записываетс  код удлинени  последовательности , а в счетчике 36 - начальный адрес эквивалентной последовательности .

По очередному тактовому импульсу из блока 23 считываетс  перва  микрокоманда эквивалентной последовательности , операционна  часть которой поступает на выход 43 устройства. Сигналом с выхода 28 осуществл етс  увеличение содержимого счетчика Зб эквивалентной последовательности и уменьшение содерйк ого счетчика 16 микрокомандь) на единицу. Последней микрокоманде соответствует единичный сигнал на выходе 29 блока 23, которым обнул етс  счетчик 36 и триггер 15В результате в счетчике 19 Формируетс  адрес микрокоманды, следую . щей за микрокомандой, котора  была

заменена эквивалентной последовательностью .

Таким образом, устройство отличаетс  высокой функциональной надежностью , котора  обеспечиваетс  способностью устройства восстанавливать искажение микропрограммы, использу  информационную избыточность.

Claims (2)

1.Авторское свидетельство СССР по за вке Н 2806113/18-24,

кл. G 06 F 9/22, 1979.

2.Авторское свидетельство СССР

If ifSZ; , кл. G 06 F 9/22, 1972 (прототип ) .